Организация ЭВМ и систем. Копейкин М.В - 6 стр.

UptoLike

ВУЗ: 

СЗТУ | Санкт-Петербург

Составители: 

Рубрика: 

Первый и второй шаги повторяются столько раз, сколько разрядов
имеет множитель. Во время их выполнения знаковый разряд множимого не
принимается во внимание и не участвует в преобразовании суммы частичных
произведений. Знак произведения определяется как сумма по mod2 знаков
сомножителей.
Сдвиг суммы частичных произведений и множителя осуществляется
поочередно посредством подачи их на один из входов сумматора с
последующей передачей сигналов с его выхода через сдвигатель со сдвигом
вправо на регистр, в котором хранится множитель или сумма частичных
произведений.
В качестве счетчика количества повторений цикла умножения может
использоваться обычный регистр, информация из которого передается через
сумматор обратно в регистр, причем в момент передачи на второй вход
сумматора подается обратный код единицы.
При умножении чисел, представленных в дополнительном коде, без
перевода сомножителей в прямой код учитываются следующие особенности.
При отрицательном множимом и положительном множителе отличие от
умножения в прямых кодах состоит лишь в использовании
модифицированного (с сохранением значения знакового разряда) сдвига
суммы частичных произведений. Если множитель отрицателен, то
независимо от знака множимого при нулевом значении анализируемого
разряда множителя к сумме частичных произведений добавляется
дополнение кода множимого. Перед началом операции к нулевому значению
суммы частичных произведений следует добавить дополнение кода
множимого, т.е. вычесть множимое. При положительных сомножителях их
дополнительные коды совпадают с прямыми, поэтому отличий от умножения
чисел, представленных прямыми кодами, не имеется.
3. Описание лабораторной установки
Используемый в работе лабораторный макет изготовлен на
микросхемах серии 155. Структурная схема макета приведена на рис. 2 и
включает в себя следующие узлы:
- девятиразрядный двоичный комбинационный сумматор (один
знаковый и восемь цифровых разрядов), предназначенный для
суммирования двух двоичных кодов, подаваемых на его входы;
- три девятиразрядных регистра Р1, Р2, Р3, предназначенные для
хранения кодов слагаемых, сомножителей и результатов операции, и
один четырехразрядный регистр Р4, используемый для подсчета
числа повторений циклов при выполнении операции умножения;
6

Страницы