ВУЗ:
Составители:
Контрольные вопросы
1 Перечислите и опишите принципы построения мультиплексоров на
функциональном уровне.
2 От чего зависят сложность, быстродействие и функциональные
возможности мультиплексоров?
3 Сумматоры
Сумматоры предназначены для выполнения арифметических и
логических операций над числами, представленными в двоичном, двоично-
десятичном и других кодах. Различают одноразрядные и многоразрядные,
последовательные и параллельные сумматоры. В цифровых схемах
применяются одноразрядные сумматоры на два (полусумматор) и на три входа
(полный одноразрядный сумматор). Логические функции, реализуемые
полусумматором:
S=A+B, (1)
P=AB, (2)
где S - сумма;
A, B - входы слагаемых;
P - выход переноса.
Логические функции, реализуемые полным сумматором:
S=A+B+C, (3)
P=AB+AC+BC
, (4)
где С - вход переноса.
Полные сумматоры можно объединять в параллельные многоразрядные
сумматоры. На рисунке 3.1 приведена схема двухразрядного сумматора ИС
типа SN7482.
Положительным свойством такой реализации является отсутствие
инверсных входов, что позволяет на небольшом числе выводов ИС увеличить
ее функциональную сложность. Задержка формирования суммы при этом равна
2t, где t - время срабатывания одного логического элемента. На рисунке 3.2
приведено обозначение полного четырехразрядного сумматора - ИС типа
К155ИМ3.
9
Контрольные вопросы 1 Перечислите и опишите принципы построения мультиплексоров на функциональном уровне. 2 От чего зависят сложность, быстродействие и функциональные возможности мультиплексоров? 3 Сумматоры Сумматоры предназначены для выполнения арифметических и логических операций над числами, представленными в двоичном, двоично- десятичном и других кодах. Различают одноразрядные и многоразрядные, последовательные и параллельные сумматоры. В цифровых схемах применяются одноразрядные сумматоры на два (полусумматор) и на три входа (полный одноразрядный сумматор). Логические функции, реализуемые полусумматором: S=A+B, (1) P=AB, (2) где S - сумма; A, B - входы слагаемых; P - выход переноса. Логические функции, реализуемые полным сумматором: S=A+B+C, (3) P=AB+AC+BC, (4) где С - вход переноса. Полные сумматоры можно объединять в параллельные многоразрядные сумматоры. На рисунке 3.1 приведена схема двухразрядного сумматора ИС типа SN7482. Положительным свойством такой реализации является отсутствие инверсных входов, что позволяет на небольшом числе выводов ИС увеличить ее функциональную сложность. Задержка формирования суммы при этом равна 2t, где t - время срабатывания одного логического элемента. На рисунке 3.2 приведено обозначение полного четырехразрядного сумматора - ИС типа К155ИМ3. 9
Страницы
- « первая
- ‹ предыдущая
- …
- 7
- 8
- 9
- 10
- 11
- …
- следующая ›
- последняя »