Схемотехника цифровых, аналого-цифровых и цифро-аналоговых устройств. Корнев Е.А. - 16 стр.

UptoLike

Составители: 

16
2 Практикум "Комбинационные логические схемы"
Практикум предназначен для изучения принципов построения и работы
комбинационных логических схем, выполненных по КМОП и TTL
технологиям, изучение практических методов их анализа. В этот раздел
практикума включены методики проверки в статическом режиме алгоритмов
функционирования дешифраторов, мультиплексоров и сумматоров.
2.1 Дешифраторы
Дешифраторы относятся к комбинационным схемам, которые
предназначены для преобразования двоичного или двоично-десятичного кода в
позиционный. Условное обозначение двоичного дешифратора показано на
рисунке 2.1.
Рисунок 2.1 – Условно-графическое обозначение двоичного дешифратора
Данный дешифратор имеет четыре входа и 16 выходов. В зависимости
от разрядности дешифрируемого кода и функциональных возможностей
интегральных схем (ИС), имеющихся в распоряжении разработчика,
дешифратор может быть выполнен на основе одноступенчатой (линейной) или
многоступенчатой схем дешифрации. Линейные дешифраторы выполняются
без какого-либо их логического преобразования прямой схемной реализацией
выражения вида:
0121
0
... AAAAY
m
= ,
0
121
1
... AAAAY
m
= ,
0
1
21
2
... AAAAY
m
= ,
:
          2 Практикум "Комбинационные логические схемы"

       Практикум предназначен для изучения принципов построения и работы
комбинационных логических схем, выполненных по КМОП и TTL
технологиям, изучение практических методов их анализа. В этот раздел
практикума включены методики проверки в статическом режиме алгоритмов
функционирования дешифраторов, мультиплексоров и сумматоров.

     2.1 Дешифраторы

       Дешифраторы относятся к комбинационным схемам, которые
предназначены для преобразования двоичного или двоично-десятичного кода в
позиционный. Условное обозначение двоичного дешифратора показано на
рисунке 2.1.




     Рисунок 2.1 – Условно-графическое обозначение двоичного дешифратора

       Данный дешифратор имеет четыре входа и 16 выходов. В зависимости
от разрядности дешифрируемого кода и функциональных возможностей
интегральных схем (ИС), имеющихся в распоряжении разработчика,
дешифратор может быть выполнен на основе одноступенчатой (линейной) или
многоступенчатой схем дешифрации. Линейные дешифраторы выполняются
без какого-либо их логического преобразования прямой схемной реализацией
выражения вида:

                            Y0 = A m−1 ... A 2 A1 A 0 ,
                            Y1 = A m−1 ... A 2 A1 A0 ,
                            Y2 = A m−1 ... A 2 A1 A 0 ,
                                         :

                                                                      16