ВУЗ:
Составители:
48
выполнена аналогичным образом, но имеет раздельные шины для записи и счи-
тывания информации. Роль "хранилища" информации во всех схемах играет
емкость затвор-исток транзистора Т1.
В схеме рисунок 4.5в) при записи 1 эта емкость заряжается в течении
действия импульса "запись", поступающего на затвор Т2. Считывание инфор-
мации производится через транзистор Т3, отпираемый сигналом "считывание",
при этом потенциал на выходе ячейки зависит от напряжения на емкости С.
При высоком уровне напряжения на емкости транзистор Т1 открыт и на выходе
будет напряжение, близкое к нулю. При отсутствии заряда на емкости будет
считываться сигнал 1. Схема динамической ячейки памяти на рисунке 4.5г) ха-
рактеризуется наличием раздельных шин разрешения записи и считывания при
общей информационной шине "записи-считывания". Применение таких ячеек
позволяет значительно упростить топологию БИС-ЗУ и повысить плотность
компоновки ячеек на кристалле.
D
зап
- линия записи шины данных i – разряда;
D
счит
- линия считывания i – разряда шины данных;
А – адресная шина записи – считывания i – разряда;
А
зап
– адресная шина записи;
А
счит
– адресная шина считывания;
D
счит/зап
– линия считывания и записи i – разряда шины данных.
Рисунок 4.5 – Схемы ячеек памяти динамических ЗУ
выполнена аналогичным образом, но имеет раздельные шины для записи и счи-
тывания информации. Роль "хранилища" информации во всех схемах играет
емкость затвор-исток транзистора Т1.
В схеме рисунок 4.5в) при записи 1 эта емкость заряжается в течении
действия импульса "запись", поступающего на затвор Т2. Считывание инфор-
мации производится через транзистор Т3, отпираемый сигналом "считывание",
при этом потенциал на выходе ячейки зависит от напряжения на емкости С.
При высоком уровне напряжения на емкости транзистор Т1 открыт и на выходе
будет напряжение, близкое к нулю. При отсутствии заряда на емкости будет
считываться сигнал 1. Схема динамической ячейки памяти на рисунке 4.5г) ха-
рактеризуется наличием раздельных шин разрешения записи и считывания при
общей информационной шине "записи-считывания". Применение таких ячеек
позволяет значительно упростить топологию БИС-ЗУ и повысить плотность
компоновки ячеек на кристалле.
Dзап - линия записи шины данных i – разряда;
Dсчит - линия считывания i – разряда шины данных;
А – адресная шина записи – считывания i – разряда;
Азап – адресная шина записи;
Асчит – адресная шина считывания;
Dсчит/зап – линия считывания и записи i – разряда шины данных.
Рисунок 4.5 – Схемы ячеек памяти динамических ЗУ
48
Страницы
- « первая
- ‹ предыдущая
- …
- 46
- 47
- 48
- 49
- 50
- …
- следующая ›
- последняя »
