Архитектура ЭВМ и систем. Коваль А.С - 37 стр.

UptoLike

ВУЗ: 

ВГУ | Воронеж

Составители: 

Рубрика: 

37
2.1 Микроархитектура процессоров 8086 и Pentium Pro
Микропроцессор 8086 ориентирован на выполнение команд параллельно с
их выборкой и может быть условно разделен на две части, работающие
асинхронно (
Рис. 2.1): устройство сопряжения с внешними шинами (УС) и устройст-
во обработки (УО). Устройство сопряжения обеспечивает формирование
20-разрядного физического адреса памяти, выборку команд и операндов
из памяти, организацию
очередности команд и запоминание результатов
выполнения команд в памяти. В состав УС входит шесть 8-разрядных ре-
гистров очереди команд, четыре 16-разрядных сегментных регистра, 16-
разрядный регистр обмена и 16-разрядный сумматор адреса, интерфейс с
внешними шинами. Регистры очереди команд организованы по принципу
FIFO - «первым пришел - первым вышел». УС готово выполнить цикл вы-
борки
16-разрядного слова из памяти всякий раз, когда в очереди освобож-
даются, по меньшей мере, два байта, а УО извлекает из очереди команды
по мере их выполнения. При выполнении команд передачи управления,
например условных и безусловных переходов, очередь очищается УС и
начинает заполняться заново.
интерфейс с внешними шинами
Устройство
микропрограммного управления
декодер команд
микропрограммная память
секвенсор команд
РОН
AH AL
BH BL
CH CL
DH DL
SP
BP
DI
SI
АЛУ
внутренние шины данных-результатов
системная шина
CS
DS
SS
ES
IP
BP
регистр
обмена
16-разрядный
сумматор адреса
блок
выборки
команд
регистры
очереди
команд
регистр
признаков
FLAGS
регистр
временного
хранения
УСТРОЙСТВО СОПРЯЖЕНИЯ УСТРОЙСТВО ОБРАБОТКИ 
                                   37
2.1 Микроархитектура процессоров 8086 и Pentium Pro
Микропроцессор 8086 ориентирован на выполнение команд параллельно с
  их выборкой и может быть условно разделен на две части, работающие
                            асинхронно (
   Рис. 2.1): устройство сопряжения с внешними шинами (УС) и устройст-
во обработки (УО). Устройство сопряжения обеспечивает формирование
20-разрядного физического адреса памяти, выборку команд и операндов
из памяти, организацию очередности команд и запоминание результатов
выполнения команд в памяти. В состав УС входит шесть 8-разрядных ре-
гистров очереди команд, четыре 16-разрядных сегментных регистра, 16-
разрядный регистр обмена и 16-разрядный сумматор адреса, интерфейс с
внешними шинами. Регистры очереди команд организованы по принципу
FIFO - «первым пришел - первым вышел». УС готово выполнить цикл вы-
борки 16-разрядного слова из памяти всякий раз, когда в очереди освобож-
даются, по меньшей мере, два байта, а УО извлекает из очереди команды
по мере их выполнения. При выполнении команд передачи управления,
например условных и безусловных переходов, очередь очищается УС и
начинает заполняться заново.
   УСТРОЙСТВО СОПРЯЖЕНИЯ                УСТРОЙСТВО ОБРАБОТКИ

  системная шина



  интерфейс с внешними шинами                     Устройство
                                         микропрограммного управления

   16-разрядный       блок                       декодер команд
  сумматор адреса   выборки                 микропрограммная память
                     команд                     секвенсор команд
                    регистры
       CS            очереди                                  РОН
       DS            команд                                  AH AL
       SS                                                    BH BL
       ES                                  регистр           CH CL
        IP                               временного          DH DL
       BP                                 хранения
                                                               SP
     регистр                                                   BP
     обмена                                                    DI
                                           АЛУ                 SI

                                                             регистр
                                                            признаков
                                                             FLAGS


                    внутренние шины данных-результатов

Страницы