Архитектура ЭВМ и систем. Коваль А.С - 38 стр.

                                                  38
                  Рис. 2.1. Микроархитектура процессора 8086
 Устройство обработки предназначено для выполнения операций по обра-
  ботке данных и состоит из устройства микропрограммного управления
 (УМУ), 16-разрядного АЛУ, восьми 16-разрядных регистров общего на-
значения и регистра признаков. Команды из очереди, сформированной УС,
поступают в УМУ, где декодируются и выполняются в 16-разрядном АЛУ
 согласно процедурам, записанным в памяти микропрограмм. Последова-
  тельное выполнение команд обеспечивается секвенсором команд, часть
   которого (регистр счетчика команд IP) изображена в составе УС, т.к.
именно УС записывает в IP смещение следующей команды, т.е. положение
 новой команды относительно начала сегмента команд. УО обменивается
 данными с УС через внутреннюю 16-разрядную шину и регистр обмена (
  Рис. 2.1).
   системная шина
                                   кэш-память
                                   2-го уровня
                                           шина кэш-памяти

        интерфейс с внешними шинами

                                                                 счетчик
       блок выборки команд | кэш команд                          команд
                                                                                          буфер
                 декодер команд                                   буфер                 переупоря-
                                                                ветвлений               дочивания
      декодер         декодер         декодер                                    от       памяти
      простых         простых         сложных                                 блока
                                                             секвенсор         цело-
      команд          команд           команд                                  чис-
                                                              команд           лен-
                                                                                ной
                                                                              ариф-
          таблица регистров (ссылки)                                          метики

               блок завершения и удаления
                       микрокоманд                     регистровый             кэш-память
                буфер переупорядочивания                  файл                   данных
                     пул микрокоманд



                         блок распределения


            блок         блок        блок цело-    блок цело-
          арифме-      арифме-       численной     численной         интер-
           тики с       тики с        арифме-                         фейс
                                                    арифме-
          плаваю-      плаваю-          тики          тики           памяти
         щей точкой   щей точкой


                                                        к буферу
                                                        ветвлений


                           внутренние шины данных-результатов


     Рис. 2.2. Микроархитектура процессоров семейства Pentium Pro
  Для сравнения приводится (Рис. 2.2) микроархитектура                                 процессоров