Электронные промышленные устройства. Кузнецов Б.Ф. - 83 стр.

UptoLike

ВУЗ: 

АГТА | Ангарск

Составители: 

Рубрика: 

83
Типичная PLD-схема представлена на рис. 5.55. Схема состоит из И-связи, также называе-
мой И-матрицей (AND Array) и ИЛИ- связи (ИЛИ - матрица; OR Array), обе программируемы. Все
программируемые связи выполнены проводящими.
Рис. 2.55. Типичная PLD-схема
Программированием связей могут производиться логические операции. Связи разделяют в
соответствии с заявленными нормальными формами ИЛИ или другими уравнениями алгебры ло-
гики и получают нужную логическую схему. Ненужные элементы выключаются.
2.7.2. Основные архитектуры ПЛИС
Рассмотренная в предыдущем разделе структура построения ПЛИС является базовой. В
настоящее время выпускается ПЛИС с различными структурами. Рассмотрим основные из них.
PAL – схема,программируемая матричная логика (англ. PAL– ProgrammableArrayLogic).
PAL-схемы имеют программируемую пользователем И-матрицу и фиксированную ИЛИ-матрицу.
GAL – схема, логика на базовых матричных кристаллах (англ. GAL – Generic Array Logic).
GAL-схемы, в отличие от PAL, являются полностью стираемые ультрафиолетом или стираемые
электрически.
FPLA – схемы, программируемые пользователем логические матрицы (англ. FPLA –
FieldProgrammingLogicArray). PAL- и GAL-схемы имеют только программируемую И-матрицу
(AND Array). В FPLA – схемах вводится дополнительно программируемая ИЛИ-матрица.
PROM – схемы, ПЗУ также могут осуществляться сложные логические операции. Дешиф-
ратор является И-матрицей. Массив памяти имеет функцию ИЛИ-матрицы. И-матрица является
аппаратной, ИЛИ-матрица — программируемой.В зависимости от полученного адреса И-матрица
переключает полную конъюнкцию на ИЛИ-матрицу. ИЛИ-матрица производит нормальную фор-
му ИЛИ.
CPLD (англ. Сomplex Programmable Logic Device — сложные программируемые логические
устройства) содержат относительно крупные программируемые логические блоки — макроячейки,
соединѐнные с внешними выводами и внутренними шинами. Другими словами, CPLD - это ком-
бинация полностью программируемых матриц вентилей И/ИЛИ и банка макроячеек (МЯ). МЯ
образуют функциональные блоки, выполняющие различные комбинаторные или последо-
вательные логические функции. Для получения достаточно высокого быстродействия вCPLD тра-
                                                                                         83

      Типичная PLD-схема представлена на рис. 5.55. Схема состоит из И-связи, также называе-
мой И-матрицей (AND Array) и ИЛИ- связи (ИЛИ - матрица; OR Array), обе программируемы. Все
программируемые связи выполнены проводящими.




                                 Рис. 2.55. Типичная PLD-схема

      Программированием связей могут производиться логические операции. Связи разделяют в
соответствии с заявленными нормальными формами ИЛИ или другими уравнениями алгебры ло-
гики и получают нужную логическую схему. Ненужные элементы выключаются.


                          2.7.2. Основные архитектуры ПЛИС

      Рассмотренная в предыдущем разделе структура построения ПЛИС является базовой. В
настоящее время выпускается ПЛИС с различными структурами. Рассмотрим основные из них.
      PAL – схема,программируемая матричная логика (англ. PAL– ProgrammableArrayLogic).
PAL-схемы имеют программируемую пользователем И-матрицу и фиксированную ИЛИ-матрицу.
      GAL – схема, логика на базовых матричных кристаллах (англ. GAL – Generic Array Logic).
GAL-схемы, в отличие от PAL, являются полностью стираемые ультрафиолетом или стираемые
электрически.
      FPLA – схемы, программируемые пользователем логические матрицы (англ. FPLA –
FieldProgrammingLogicArray). PAL- и GAL-схемы имеют только программируемую И-матрицу
(AND Array). В FPLA – схемах вводится дополнительно программируемая ИЛИ-матрица.
      PROM – схемы, ПЗУ также могут осуществляться сложные логические операции. Дешиф-
ратор является И-матрицей. Массив памяти имеет функцию ИЛИ-матрицы. И-матрица является
аппаратной, ИЛИ-матрица — программируемой.В зависимости от полученного адреса И-матрица
переключает полную конъюнкцию на ИЛИ-матрицу. ИЛИ-матрица производит нормальную фор-
му ИЛИ.
      CPLD (англ. Сomplex Programmable Logic Device — сложные программируемые логические
устройства) содержат относительно крупные программируемые логические блоки — макроячейки,
соединѐнные с внешними выводами и внутренними шинами. Другими словами, CPLD - это ком-
бинация полностью программируемых матриц вентилей И/ИЛИ и банка макроячеек (МЯ). МЯ
образуют функциональные блоки, выполняющие различные комбинаторные или последо-
вательные логические функции. Для получения достаточно высокого быстродействия вCPLD тра-

Страницы