Электронные промышленные устройства. Кузнецов Б.Ф. - 84 стр.

84

диционно применялся аналоговый усилитель считывания, но при этом существенно возрастала по-
требляемая мощность.
      Функциональность CPLD кодируется в энергонезависимой памяти, поэтому нет необходи-
мости их перепрограммировать при включении.
      Современные CPLD содержат несколько логических блоков (ЛБ), в каждый из которых мо-
гут входить до 54 МЯ на основе программируемых логических матриц (PAL) или простых ПЛИС
(SPLD). Каждая МЯ с большой нагрузочной способностью по входу обеспечивает выполнение
комбинаторной логики, которая в зависимости от сложности ПЛИС поддерживает от четырех до
16 логических произведений - термов. Поскольку каждый ЛБ выполняет определенную функцию,
все МЯ такого блока полностью объединены, тогда как сами ЛБ соединяются друг с другом трас-
сировочной матрицей (программируемой матрицей соединений) в зависимости от применения
микросхемы. Упрощенная функциональная схема ПЛИС с архитектурой CPLD семейства
МАХ3000 (Аltera) приведена на рис. 2.56.




     Рис. 2.56. Упрощенная функциональная схема ПЛИС с архитектурой CPLD семейства МАХ3000

      Архитектура CPLD является весьма удобной для реализации цифровых автоматов, посколь-
ку позволяет легко реализовать функции, заданные в виде СДНФ. Они незаменимы при замене
сложных схем, реализованных на обычной логике. Однако CPLD ПЛИС не очень удобны для реа-
лизации алгоритмов цифровой обработки сигналов. Практически при реализации алгоритмов ЦОС
требуется выполнение операций задержки на такт, перемножения и суммирования многоразряд-
ных чисел. Настоящая революция в средствах ЦОС произошла с появлением ПЛИС, имеющих
архитектуру Field Programmable Gate Array.
      FPGA (англ. Field-Programmable Gate Array) содержат блоки умножения - суммирования,
которые широко применяются при обработке сигналов, а также логические элементы (как правило
на базе таблиц перекодировки (таблиц истинности)) и их блоки коммутации. FPGA обычно ис-
пользуются для обработки сигналов, имеют больше логических элементов и более гибкую архи-
тектуру, чем CPLD. Программа для FPGA хранится в распределѐнной памяти, которая может быть
выполнена как на основе энергозависимых ячеек статического ОЗУ, в этом случае программа не
сохраняется при исчезновении электропитания микросхемы, так и на основе энергонезависимых
ячеек Flash-памяти или перемычек - в этих случаях программа сохраняется при исчезновении