Основы микропроцессорной техники. Ливенцов С.Н - 91 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

91
Команда во второй строке приводит к следующим действиям. При
ее выполнении процессор по шине адреса передает в контроллер адрес
А2, сопровождая его сигналом "Ввод" (IORD#; здесь и далее в скобках
указаны сигналы на шине ISA). Логика управления контроллера, реа-
гируя на эти сигналы, обеспечивает передачу в процессор содержимого
регистра состояния А2 по шине данных системного интерфейса.
Команда в третьей строке приводит к следующим действиям. Про-
цессор проверяет значение соответствующего разряда принятых дан-
ных. Нуль в этом разряде указывает на неготовность ВУ к приему дан-
ных и, следовательно, на необходимость возврата к проверке содержи-
мого А2, т. е. процессор, выполняя три первые команды, ожидает го-
товности ВУ к приему данных. Единица в этом разряде подтверждает
готовность ВУ и, следовательно, возможность передачи байта данных.
В седьмой строке осуществляется пересылка данных из регистра
AX процессора в регистр данных контроллера А1. Процессор по шине
адреса передает в контроллер адрес А1, а по шине данных – байт дан-
ных, сопровождая их сигналом "Вывод" (IOWR#). Логика управления
контроллера обеспечивает запись данных с шины данных в регистр
данных А1 и устанавливает в нуль бит готовности регистра состояния
А2, формируя тем самым управляющий сигнал для ВУ "Выходные
данные готовы". Внешнее устройство принимает байт данных и управ-
ляющим сигналом "Данные приняты" устанавливает в единицу регистр
состояния А2. Далее контроллер ВУ по этому сигналу может сформи-
ровать и передать в процессор сигнал "Готовность ВУ", который в
данном случае извещает процессор о приеме данных внешним устрой-
ством и разрешает процессору снять сигнал "Вывод" и тем самым за-
вершить цикл вывода данных в команде пересылки, однако в IBM-
совместимых персональных компьютерах с шиной ISA сигнал "Готов-
ность ВУ" не формируется, а имеется сигнал IO CH RDY#, позволяю-
щий продлить цикл обмена, если устройство недостаточно быстрое. В
данном случае нет необходимости в сигнале "Готовность ВУ", т.к. ши-
на ISA является синхронной и, следовательно, все операции выполня-
ются по тактовым импульсам.
Блок-схема простого контроллера ВУ, обеспечивающего побайт-
ный прием данных из ВУ, приведена на рис. 33 [5, 6]. В этом контрол-
лере при взаимодействии с внешним устройством также используются
два управляющих сигнала: "Данные от ВУ готовы" и "Данные приня-
ты".

Страницы