Аппаратные средства систем автоматизации аналитических приборов. Манойлов В.В. - 67 стр.

UptoLike

Составители:

Рубрика:

4.3.2 ЦАП с параллельным интерфейсом входных данных.

Чаще используются два варианта в зависимости от разрядности

процессора, который выдает цифровые данные. В первом варианте на

N входов данных N-разрядного ЦАП подается все входное слово це-

ликом.

Интерфейс такого ЦАП включает два регистра хранения и схе-

му управления (рис. 67а). Два регистра хранения нужны, если пере-

сылка входного кода в ЦАП и установка выходного аналогового сиг-

нала, соответствующего этому коду, должны быть разделены во вре-

мени. Подача на вход асинхронного сброса СLK сигнала низкого

уровня приводит к обнулению первого регистра и, соответственно,

выходного напряжения ЦАП. Пример блок-схемы подключения 12-

разрядного ЦАП МАХ507 к 16-разрядному микропроцессору (МП)

приведен на рис. 67. Процессор посылает входной код в ЦАП как в

ячейку памяти данных.

Вначале с шины адреса/данных AD поступает адрес ЦАП, ко-

торый фиксируется регистром по команде микропроцессора и, после

дешифрации, активизирует вход D ЦАП.

Вслед за этим микропроцессор подает на шину AD входной код

ЦАП и затем сигнал записи на вход (см. рис. 67б). Для подключения

многоразрядных ЦАП к восьмиразрядным микропроцессорам и мик-

роконтроллерам используется второй вариант параллельного интер-

фейса..Этот вариант предусматривает наличие двух параллельных

загрузочных регистров для приема младшего байта входного слова

МБ и старшего байта — СБ (рис. 68).

Пересылка байтов входного слова в загрузочные регистры мо-

жет происходить в любой последовательности.

рис.67 ЦАП с параллельным интерфейсом: а- структурная схема;

б- временные диаграммы.