Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 179 стр.

           8.3. Повышение степени
          внутреннего параллелизма
       и распараллеливание вычислений
     Каждое семейство микропроцессоров демонстрирует в сле-
дующем поколении увеличение числа функциональных испол-
нительных устройств и улучшение их характеристик, как вре-
менных (сокращение числа ступеней конвейера и уменьшение
длительности каждой ступени), так и функциональных (введе-
ние ММХ-расширений системы команд и т.д.).
     В настоящее время процессоры могут выполнять до
6–10 операций за такт, при этом длина конвейера может состав-
лять от 6 до 17 (микропроцессоры с архитектурой AMD64)
этапов.
     Для того чтобы загрузить функциональные исполнитель-
ные устройства в суперскалярной архитектуре, используется:
     – переименование регистров;
     – предсказание переходов;
     – устранение зависимости между командами по данным и
управлению.
     Устоявшихся решений в этой области практически нет, так
как каждый микропроцессор демонстрирует изобретательность
его создателей по симбиозу аппаратных средств и компилятора
для статического и динамического устранения зависимостей
между командами.
     В микропроцессорах с явно параллельным выполнением
команд количество одновременно функционирующих конвейе-
ров от модели к модели растет, что можно объяснить постоянно
растущими технологическими возможностями.
     В архитектуре современных микропроцессоров разных
компаний-производителей имеется много общего. Более того,
как было показано ранее, в силу экономической целесообразно-
сти (по оценкам специалистов, завод, производящий микросхе-
мы по технологии в 0,25 мкм, стоит примерно 10 млрд долл.)
фирмы вынуждены объединять свои финансовые, технологиче-
ские и интеллектуальные ресурсы для удовлетворения постоян-
но растущего спроса на функциональные возможности и произ-

                            179