Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 95 стр.

     Допускается кэширование произвольной области памяти,
но любую страницу в памяти можно объявить некэшируемой,
устанавливая бит в ее элементе таблицы страниц. Когда на шине
инициируется считывание из памяти, внешняя схема сообщает,
можно ли поместить данные в кэш-память. Если считывание
кэшируется, процессор пытается считать всю 16-байтную стро-
ку кэш-памяти.
     В кэш-памяти реализован принцип сквозной записи. За-
полнение строки выполняется только при промахе в операции
считывания и никогда при промахе в операции записи. Когда в
процессоре разрешены обычное кэширование и сквозная запись,
каждая внутренняя запись в кэш-память (попадание) не только
обновляет содержимое кэш-памяти, но и передается в устройст-
во шинного интерфейса и по шине процессора записывается в
память. Ситуация, в которой данные в кэш-памяти отличаются
от соответствующих данных в памяти, возникает, когда цикл за-
писи процессора в память задерживается из-за буферирования
в устройстве шинного интерфейса или когда внешний ведущий
шины изменяет область памяти, отображенную на внутреннюю
кэш-память.
     Замещение в кэш-памяти реализуется по алгоритму псевдо-
LRU. Здесь для каждого множества в блоке достоверности/LRU
отведено три бита (см. рис. 4.3). Биты LRU обновляются при
каждом попадании в кэш-память или заполнении строки. Каж-
дая строка кэш-памяти имеет свой бит достоверности, показы-
вающий, содержит ли строка достоверные данные.
     Когда в цикле считывания происходит промах и в кэш-
память необходимо передать из памяти новую строку, прихо-
дится выбирать для заполнения одну из четырех строк множест-
ва. Если во множестве есть недостоверная строка (ее бит досто-
верности содержит 0), то для заполнения выбирается именно эта
строка. Когда же все строки во множестве достоверны (все 4 би-
та достоверности содержат 1), заменяемая строка выбирается
с привлечением бит из блока LRU.
     Алгоритм псевдо-LRU действует следующим образом.
Обозначим строки во множестве через L0, L1, L2 и L3. Каждому
множеству в блоке LRU соответствуют три бита В0, В1 и В2,
                             95