Особенности архитектуры универсальных микропроцессоров. Механов В.Б. - 96 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

96
которые модифицируются при каждом попадании и заполнении
следующим образом:
– если последнее обращение в множестве было к строке L0
или L1, то бит В0 устанавливается в состояние 1, а при обраще-
нии к строке L2 или L3 бит В0 сбрасывается в 0;
– если последнее обращение в паре L0–L1 было к строке
L0, то бит В1 устанавливается в состояние 1, а при обращении к
строке L1 бит В1 сбрасывается в 0;
– если последнее обращение в паре L2–L3 было к строке
L2, то бит В2 устанавливается в состояние 1, а при обращении
к строке L3 бит В2 сбрасывается в 0.
Выбор заменяемой строки (когда все строки в множестве
достоверны) определяет содержимое бит В0, В1 и В2 (табл. 4.1).
Таблица 4.1
В0 В1 В2 Заменяемая строка
0 0
х
L0
0 1
х
L1
1
х
0 L2
1
х
1 L3
Строки кэш-памяти можно по отдельности объявить недос-
товерными, задавая операцию недостоверности кэш-памяти на
шине процессора. При инициировании такой операции кэш-
память сравнивает объявляемый недостоверным адрес с тэгами
строк, находящихся в кэш-памяти, и сбрасывает бит достовер-
ности при обнаружении соответствия (равенства). Предусмотре-
на также операция очистки кэш-памяти, которая превращает в
недостоверное все содержимое кэш-памяти.
Конфигурацией кэш-памяти управляют два бита в регистре
состояния СR0. Один из этих бит разрешает кэширование (за-
полнение строк кэш-памяти), а второй – сквозную запись в па-
мять. Всего возможно пять различных ситуаций.
1. Когда кэширование разрешено, кэшируются считывания
из памяти и предвыборки команд. Такие передачи кэшируются,
если внешняя схема подаст входной сигнал разрешения кэш-
памяти в данном цикле шины и если текущий элемент таблицы
страниц разрешает кэширование. 
которые модифицируются при каждом попадании и заполнении
следующим образом:
     – если последнее обращение в множестве было к строке L0
или L1, то бит В0 устанавливается в состояние 1, а при обраще-
нии к строке L2 или L3 бит В0 сбрасывается в 0;
     – если последнее обращение в паре L0–L1 было к строке
L0, то бит В1 устанавливается в состояние 1, а при обращении к
строке L1 бит В1 сбрасывается в 0;
     – если последнее обращение в паре L2–L3 было к строке
L2, то бит В2 устанавливается в состояние 1, а при обращении
к строке L3 бит В2 сбрасывается в 0.
     Выбор заменяемой строки (когда все строки в множестве
достоверны) определяет содержимое бит В0, В1 и В2 (табл. 4.1).
                                                    Таблица 4.1
   В0        В1        В2             Заменяемая строка
   0         0          х                    L0
   0         1          х                    L1
   1          х        0                     L2
   1          х        1                     L3

     Строки кэш-памяти можно по отдельности объявить недос-
товерными, задавая операцию недостоверности кэш-памяти на
шине процессора. При инициировании такой операции кэш-
память сравнивает объявляемый недостоверным адрес с тэгами
строк, находящихся в кэш-памяти, и сбрасывает бит достовер-
ности при обнаружении соответствия (равенства). Предусмотре-
на также операция очистки кэш-памяти, которая превращает в
недостоверное все содержимое кэш-памяти.
     Конфигурацией кэш-памяти управляют два бита в регистре
состояния СR0. Один из этих бит разрешает кэширование (за-
полнение строк кэш-памяти), а второй – сквозную запись в па-
мять. Всего возможно пять различных ситуаций.
     1. Когда кэширование разрешено, кэшируются считывания
из памяти и предвыборки команд. Такие передачи кэшируются,
если внешняя схема подаст входной сигнал разрешения кэш-
памяти в данном цикле шины и если текущий элемент таблицы
страниц разрешает кэширование.
                              96

Страницы