Организация микропроцессорных систем. Учебное пособие. Могнонов П.Б. - 44 стр.

      - состояние READY=0 означает отсутствие входных данных в регистре ввода;
      - состояние READY=1 определяет наличие входных данных в регистре ввода;
      - подпрограмма инициализации сбрасывает флажок READY;
      - при загрузке входных данных ПУ в регистр ввода флажок READY автоматически
устанавливается;
      - при вводе данных (считывании) микропроцессором флажок READY сбрасывается.
       Для устройств вывода соответствующие состояния и действия имеют другой смысл:
      - состояние READY=0 означает недоступность регистра вывода для приема данных
от микропроцессора;
      - состояние READY=1 сигнализирует о доступности регистра вывода;
      - подпрограмма инициализации устанавливает флажок READY;
      - при выводе (записи) данных микропроцессором флажок READY сбрасывается;
      - при восприятии выходных данных из регистра вывода непосредственно в ПУ
флажок READY автоматически устанавливается.
      Микропроцессор проверяет флажок готовности с помощью одной или нескольких
команд. Если флажок установлен, инициируется собственно ввод или вывод одного или
нескольких слов данных. Когда же флажок сброшен, микропроцессор выполняет цикл из 2-3
команд с повторной проверкой флажка READY до тех пор, пока устройство не будет готово
к операциям ввода-вывода. Данный цикл называется циклом ожидания и реализуется в
различных микропроцессорах по-разному.
      Основной недостаток программного ввода-вывода связан с непроизводительными
потерями времени микропроцессора в циклах ожидания. Для некоторых ПУ основное время
микропроцессора приходиться на бесполезные циклы ожидания, в которых он не выполняет
какой-либо полезной работы. К достоинству программного ВВ относят простоту его
реализации, не требующих дополнительных аппаратных средств.

                       3.2. Ввод-вывод с прямым доступом к памяти

       Обмен данными микропроцессора с медленнодействующими ПУ обычно
организуется по прерываниям или по программному опросу. Однако при передаче между
основной и внешней памятью микро-ЭВМ больших блоков данных (128-2048 байт)
производительность процессора в этих режимах является недостаточным.
       Например, в НГМД с одинарной плотностью записи скорость передачи после
локализации требуемых данных составляет 31,25Кбайт/сек (интервал между байтами 32мкс),
а при двойной плотности записи скорость передачи достигает 62,5Кбайт/сек (интервал
16мкс). Вместе с тем цикл обращения полупроводниковой оперативной памяти составляет
всего 0,1-2мкс, в то же время подпрограмма ввода одного байта длится 50мкс. Отсюда видно,
что скорость передачи данных в режиме программного ввода-вывода ограничивается только
процессором. Поэтому для передачи данных между устройствами внешней памяти и ОЗУ
разработан специальный метод передачи данных без участия процессора, получившего
название прямого доступа к памяти. Аппаратные средства реализации канала ПДП
называются контроллером прямого доступа к памяти (КПДП). Первые КПДП выполнялись
на микросхемах малой и средней степени интеграции, а сейчас в большинстве
микропроцессорных семействах выпускаются однокристальные контроллеры ПДП.
       В идеальном случае режим ПДП совершенно не должен влиять на действия
процессора, но для этого потребуется сложный и дорогой тракт в основную память ЭВМ.
Поэтому в большинстве ЭВМ используется временное разделение (мультиплексирование)
общей системной шины между процессором и КПДП.
       При инициализации режима ПДП, системной шиной ″распоряжается″ КПДП, который
управляет передачей данных между основной и внешней памятью, действия процессора в
этот момент приостанавливаются и он отключается от системной шины. Электрическое