ВУЗ:
Составители:
отключение достигается переводом буферов на шинах данных, адреса и некоторых линий
управления памятью и вводом-выводом в состояние высокого выходного сопротивления.
Разработано две разновидности ПДП: режим без пропусков тактов микропроцессора и
режим с пропуском тактов микропроцессора.
В первом режиме реализации прямой доступ осуществляется без участия процессора
(параллельно микропроцессору). Для этого используются те интервалы машинных циклов, в
течение которых микропроцессор не обращается к основной памяти (например, такими
интервалами в микропроцессоре КР580 являются такты Т
4
,Т
5
). Процессор (или
дополнительная схема) идентифицирует эти интервалы для КПДП специальным сигналом,
означающим доступность системной шины. Производительность процессора в этом режиме
не уменьшается, но для каждого типа процессора потребуется свой контроллер ПДП. С
другой стороны, сами передачи будут носить нерегулярный характер ввиду отсутствия у
некоторых команд этих интервалов, что приведет к уменьшению скорости передачи данных
в режиме ПДП.
Во втором способе реализации КПДП полностью ″захватывает″ системную шину на
время передачи, при этом процессор отключается от системной шины и переходит в режим
холостого хода. Таким образом, передачи ПДП осуществляются путем пропуска тактов
процессора в выполняемой программе. При выполнении передач ПДП содержимое
внутренних регистров процессора не модифицируются, поэтому его не нужно запоминать в
памяти, а затем восстанавливать, как при обработке прерываний. Выполнение программы
осуществляется сразу после окончания ПДП. Тем не менее, в условиях интенсивных передач
ПДП эффективная производительность процессора уменьшается.
Аппаратная реализация каналов ПДП определятся особенностями ЭВМ и устройств
внешней памяти, но можно сформулировать общие принципы работы каналов ПДП.
Общие принципы организации ПДП
Режим ПДП является самым скоростным способом обмена между основной и
внешней памятью. Режим ПДП реализуется с помощью специальных аппаратных средств –
котроллеров ПДП без использования программного обеспечения. Для осуществления
режима ПДП контроллер должен выполнить ряд последовательных операций для передачи
данных в этом режиме, называемых также циклами ПДП:
-
принять запрос на ПДП от ПУ (DREQ);
-
сформировать запрос процессору для перехода в режим ПДП (HRQ);
-
принять сигнал (HLDA), подтверждающий переход процессора в режим ПДП
(ШД, ША, ШУ в z-состояние);
-
сформировать сигнал (DACK), сообщающий ПУ о начале выполнения циклов
ПДП;
-
сформировать на ША адрес ячейки памяти, предназначенной для обмена;
-
выработать сигналы чтение из памяти, запись в ПУ (MR, IOW) и чтение из ПУ,
запись в память (IOR, MW), обеспечивающие управление обменом ;
-
по окончании ПДП либо повторить цикл ПДП, изменив адрес, либо прекратить
ПДП, сняв запросы ПДП.
На рис.3.1 показана структурная схема микропроцессорной системы с контроллером
ПДП.
отключение достигается переводом буферов на шинах данных, адреса и некоторых линий управления памятью и вводом-выводом в состояние высокого выходного сопротивления. Разработано две разновидности ПДП: режим без пропусков тактов микропроцессора и режим с пропуском тактов микропроцессора. В первом режиме реализации прямой доступ осуществляется без участия процессора (параллельно микропроцессору). Для этого используются те интервалы машинных циклов, в течение которых микропроцессор не обращается к основной памяти (например, такими интервалами в микропроцессоре КР580 являются такты Т4,Т5). Процессор (или дополнительная схема) идентифицирует эти интервалы для КПДП специальным сигналом, означающим доступность системной шины. Производительность процессора в этом режиме не уменьшается, но для каждого типа процессора потребуется свой контроллер ПДП. С другой стороны, сами передачи будут носить нерегулярный характер ввиду отсутствия у некоторых команд этих интервалов, что приведет к уменьшению скорости передачи данных в режиме ПДП. Во втором способе реализации КПДП полностью ″захватывает″ системную шину на время передачи, при этом процессор отключается от системной шины и переходит в режим холостого хода. Таким образом, передачи ПДП осуществляются путем пропуска тактов процессора в выполняемой программе. При выполнении передач ПДП содержимое внутренних регистров процессора не модифицируются, поэтому его не нужно запоминать в памяти, а затем восстанавливать, как при обработке прерываний. Выполнение программы осуществляется сразу после окончания ПДП. Тем не менее, в условиях интенсивных передач ПДП эффективная производительность процессора уменьшается. Аппаратная реализация каналов ПДП определятся особенностями ЭВМ и устройств внешней памяти, но можно сформулировать общие принципы работы каналов ПДП. Общие принципы организации ПДП Режим ПДП является самым скоростным способом обмена между основной и внешней памятью. Режим ПДП реализуется с помощью специальных аппаратных средств – котроллеров ПДП без использования программного обеспечения. Для осуществления режима ПДП контроллер должен выполнить ряд последовательных операций для передачи данных в этом режиме, называемых также циклами ПДП: - принять запрос на ПДП от ПУ (DREQ); - сформировать запрос процессору для перехода в режим ПДП (HRQ); - принять сигнал (HLDA), подтверждающий переход процессора в режим ПДП (ШД, ША, ШУ в z-состояние); - сформировать сигнал (DACK), сообщающий ПУ о начале выполнения циклов ПДП; - сформировать на ША адрес ячейки памяти, предназначенной для обмена; - выработать сигналы чтение из памяти, запись в ПУ (MR, IOW) и чтение из ПУ, запись в память (IOR, MW), обеспечивающие управление обменом ; - по окончании ПДП либо повторить цикл ПДП, изменив адрес, либо прекратить ПДП, сняв запросы ПДП. На рис.3.1 показана структурная схема микропроцессорной системы с контроллером ПДП.
Страницы
- « первая
- ‹ предыдущая
- …
- 43
- 44
- 45
- 46
- 47
- …
- следующая ›
- последняя »