Организация микропроцессорных систем. Учебное пособие. Могнонов П.Б. - 64 стр.

       Для расширения адреса обращения к внешней памяти программ, а также для
увеличения числа линий ввода-вывода дополнительно используются четыре младших
разряда порта Р2. Стробирование данных при работе с дополнительным портом
осуществляется сигналом PR. Входные данные для резидентного порта должны быть поданы
в состояние машинного цикла, когда осуществляется считывание, то есть между соседними
сигналами ALE при выполнении команды ввода IN.
       Кроме операций ввода-вывода информации, предусмотрена возможность выполнения
логических операций И, ИЛИ непосредственно на портах Р1 и Р2 с помощью команд АNL
РR,#DATA и ORL РR,#DATA.
       Порт Р0 - это 8-разрядный двунаправленный порт с тремя состояниями, который
может использоваться в качестве статического порта ввода-вывода или двунаправленного
порта адреса/данных с тремя состояниями при работе с внешней памятью.
       Если порт Р0 используется как статический порт, то вывод через него выполняется по
команде OUTL ВUS,А, а ввод - по команде INS A, BUS. Вывод сопровождается сигналом
WR , а ввод - сигналом RD . При этом выводимые данныe фиксируются в триггерах-защелках
и статически выставляются на выводах порта.
       В отличие от портов Р1 и Р2, порт Р0 допускает только байтовый обмен, когда по
всем линиям порта производится либо ввод, либо вывод.
       При работе с внешней памятью программ через порт Р0 в режиме
мультиплексирования сначала выдается младший байт адреса команды, а затем синхронно с
сигналом PME вводится из памяти байт команды.
       При работе с внешней памятью данных через порт Р0 в режиме мультиплексирования
выдается адрес данных, а затем выполняется обмен байтом данных: ввод синхронно с
сигналом RD либо вывод синхронно с сигналом WR . Для работы с внешней памятью
данных служат команды MOVX.
       В режиме работы с внешней памятью, если не используется команда OUTL BUS,A,
порт Р0 при отсутствии передач находится в высокоимпедансном состоянии.
       Команды МОVX и ОUTL ВUS,А могут применяться поочередно, но при этом
статическая информация, выставленная нa порте Р0 по команде ОUTL, будет разрушена
последующим выполнением команды МОVХ, а порт Р0 перейдет в высокоимпедансное
состояние.
       Если порт Р0 активизируется командами МОVХ, то в отсутствии передач порт по
своим выходам находится в высокоимпедансном состоянии.
       На рис.4.7 показана электрическая схема одной из линий порта Р0. Устройство В1
предназначено для передачи содержимого защелки (D-триггер) на внутреннюю шину данных
для дальнейшей модификации по командам ОRL ВUS,#DATA или АNL ВUS,#DATA. По
этим командам выполняются логические операции ИЛИ, И непосредственно на порте Р0.
Сигналы WR или RD при выполнении этих команд не формируются.

                       ORL BUS
                       AND BUS                 B1
                                                                         +5B


                        В н утр ен н яя
                        шина                                            VT1
                                              D          Q          И          Р0
                                              D -т р и ггер             VT2

                                              CLCQ

                         Зап и сь


                         Ч тен и е
                                               B2

                                                        В ходн ой
                                                         буф ер

                       3 -е со ст о я н и е