ВУЗ:
Составители:
Рубрика:
Составляют расписание операций заданного алгоритма, т.е. распределяют операции по временным так-
там (scheduling) и функциональным блокам (allocationg). Тем самым принимают решения по распарал-
леливанию и/или конвейеризации операций.
На уровне регистровых передач выполняют синтез и верификацию схем операционных и управ-
ляющих блоков, получают функциональные схемы СБИС.
На логическом уровне, иначе называемом вентильным (gate level), преобразуют RTL-спецификации
в схемы вентильного уровня с помощью программ – компиляторов логики; здесь используются библио-
теки
логических элементов И, ИЛИ, И-НЕ и т.п. Типичный маршрут проектирования СБИС включает в себя
следующие процедуры [1 – 3].
1 Проверка корректности исходного алгоритма функциониро-вания СБИС.
2 Формирование абстрактного описания проекта для перехода к составлению расписания опера-
ций.
3 Выбор базовой технологии и типов функциональных блоковиз имеющейся библиотеки функ-
циональных компонентов, которыми могут быть регистры, сумматоры, мультиплексоры и т.п.
4 Составление расписания операций, т.е. распределение операций по временным тактам и функ-
циональным блокам. При этом определяются типы операционных блоков (комбинационные или после-
довательностные) и исходные данные для синтеза управляющих блоков.
5 Разработка модели устройства на уровне RTL, т.е. синтез схемоперационных и управляющих
блоков.
6 Верификации выбранного решения, представленного на уров-не RTL.
7 Разработка логических схем путем перевода RTL-модели в модель вентильного уровня с помо-
щью компиляторов логики и библиотек логических элементов.
8 Оптимизация и верификация логических схем.
9 Синтез схем тестирования и тестовых наборов.
10 Конструкторско-технологическое проектирование, включающее процедуры планирования кри-
сталла, размещения компонентов и трассировки межсоединений.
11 Верификация динамических параметров схемы с учетом задержек в проведенных межсоедине-
ниях.
12 Синтез файлов с управляющей информацией для генераторов изображений.
К процедурам конструкторского проектирования относят планирование кристалла, размещение
компонентов и трассировку межсоединений. Расчет задержек в межсоединениях и их использование в
процедуре верификации позволяют уточнить параметры быстродействия схемы. Результаты конструк-
Архитектурное
поведенческое
проектирование
Разработка схем
регистровых передач
Логическое
проектирование
Компоновка
Размещение
Трассировка
Схемотехническое
проектирование
Синтез и
анализ тестов
Верификация с учетом
конструктивных
параметров
-
Подготовка информации
для технологического
оборудования
Рис. 9 Типичный маршрут проектиро-
Страницы
- « первая
- ‹ предыдущая
- …
- 38
- 39
- 40
- 41
- 42
- …
- следующая ›
- последняя »
