Конспекты лекций по цифровой электронике. Насыров И.А. - 30 стр.

                                                       Таблица 6.3
         Таблица истинности формирования управляющих сигналов
                           синхронного RS-триггера
             C            Rвх          Sвх      Rвых      Sвых
              1            0            0        0         0
              1            0            1        0         1
              1            1            0        1         0
              1            1            1        1         1                         Рис. 6.4. Структурные схемы синхронных RS-триггеров на основе асинхронных
              0            0            0        0         0                                        триггеров с прямыми (а) и инверсными (б) входами
              0            0            1        0         0                            Синхронные         RS-триггеры  могут    быть   дополнены    асинхронными
              0            1            0        0         0                      установочными входами, сигналы которых подаются непосредственно на элемент
              0            1            1        0         0                      памяти (рис. 6.5 (а)) и поэтому обладают более высоким приоритетом, чем сигналы
      С использованием полученной таблицы минимизируем ФАЛ для Sвых и Rвых.       синхронных входов. При использовании для построения синхронного триггера
Карты Вейча для этого случая имеют вид                                            однотипных логических элементов (И-НЕ или ИЛИ-НЕ) его синхронные и
                                                                                  асинхронные входы управляются различными активными логическими уровнями. В
                                Sвых                                  Rвых
                                                                                  случае элементов И-НЕ для синхронных входов активными является сигнал лог.1, а
      R    R      R    R                              R       R   R   R           для асинхронных входов – лог. 0. Условное графическое изображение синхронного
                                                                                  RS-триггера с прямыми информационными и инверсными установочными входами
C     0    1      1     0                       C     1       1   0   0
                                                                                  показан на рис. 6.5 (б).
C     0    0      0     0                      C      0       0   0   0

      S    S      S    S                             S        S   S   S
Откуда получаем, что Sвых= CS, Rвых= CR.
      Подставив полученные значения Sвых и Rвых в выражение (6.3) получим ФАЛ,
описывающую работу синхронного RS-триггера
               Qn +1 = S + Qn R = CS + Qn CR = CS + Qn (C + R ) =
               = CS + Qn C + Qn R = CS + Qn C + Qn R (C + C ) =
                            = C (S + Qn R ) + QnC (1 + R ).
Окончательно будем иметь
                              Qn +1 = C Qn + C (S + Qn R ).               (6.4)
        Из анализа полученного выражения можно сделать следующие выводы:          Рис. 6.5. Структурная схема (а) и условное графическое обозначение (б) синхронного
•   данная ФАЛ содержит два слагаемых;                                                               RS-триггера с входами асинхронной установки
•   первое слагаемое представляет логическое произведение активного логического          Следует отметить, что полученная структура синхронного триггера при
    уровня сигнала синхронизации на ФАЛ, описывающую работу асинхронного          условии C = 1 функционирует как асинхронный RS-триггер.
    триггера;                                                                     D-триггер обычно снабжен только одним информационным входом. Этот вход D,
• второе слагаемое представляет логическое произведение пассивного логического    информация с которого по определению входа переписывается на выход триггера
    уровня сигнала синхронизации на предыдущее состояние триггера.                только по сигналу синхронизации. Из сказанного следует, что D-триггер может быть
        Следует отметить, что аналогичную структуру имеют ФАЛ для всех            только синхронным. В соответствии со сказанным, таблица переходов для D-триггера
синхронных триггеров.                                                             приведена в табл. 6.4.
        Структурные схемы синхронных RS-триггеров, удовлетворяющих выражению
(6.4) приведены на рис. 6.4.




                                          59                                                                             60