Моделирование и исследование электронных устройств в системе Electronics Workbench. Нефедьев А.И - 86 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

21
0
XXY •=
;
1
2
1
XXY •=
;
1
22
XXY •= ;
213
XXY
•
=
.
Графическая схема дешифратора, реализующая полученные
логические уравнения, приведена на рисунке 4.
X
1
Y
0
Y
1
Y
2
Y
3
X
2
&
&
&
&
1
1
Рисунок 4
Малоразрядные дешифраторы в виде ГИС позволяют строить
дешифраторы большей разрядности по пирамидальной или
матричной структуре из отдельных линейных дешифраторов. При
этом входное слово
DC
0
0
1
1
2
2
3
4
5
6
7
DC
0
0
1
1
2
3
а б
Рисунок 5
делится на поля,
разрядность которых
соответствует числу
входов имеющихся ГИС
дешифраторов.
На рисунке 5,а
показано условное
графическое обозначение
трехразрядного
дешифратора с прямыми
выходами, а на рисунке 5,б
– двухразрядного
линейных дешифраторов с
инверсными выходами.
Мультиплексор – комбинационное устройство,
обеспечивающее коммутацию одного из входов на общий выход под
управлением сигналов на адресных входах. Номер подключаемого
входа равен числу (адресу), определяемому комбинацией
логических уровней на адресных входах. Параллельные цифровые
данные (D) с помощью мультиплексора преобразуются в 
                    Y0 = X 1 • X 2 ;   Y1 = X 2 • X 1 ;
                    Y2 = X 2 • X 1 ;   Y3 = X 1 • X 2 .
     Графическая схема дешифратора, реализующая полученные
логические уравнения, приведена на рисунке 4.
                         1
          X2                                   &
                                                          Y0

                                               &
                                                          Y1
                         1
           X1                                  &
                                                          Y2

                                               &
                                                          Y3

                             Рисунок 4
      Малоразрядные дешифраторы в виде ГИС позволяют строить
дешифраторы большей разрядности по пирамидальной или
матричной структуре из отдельных линейных дешифраторов. При
этом входное слово
      0 DC 0                         делится       на      поля,
      1     1                        разрядность        которых
      2     2                        соответствует        числу
            3                        входов   имеющихся     ГИС
            4           0 DC 0       дешифраторов.
            5           1    1             На    рисунке     5,а
            6                2
            7                        показано          условное
                             3
                                     графическое обозначение
          а               б          трехразрядного
              Рисунок 5              дешифратора с прямыми
                                     выходами, а на рисунке 5,б
                                     –          двухразрядного
                                     линейных дешифраторов с
                                     инверсными выходами.
      Мультиплексор       –    комбинационное        устройство,
обеспечивающее коммутацию одного из входов на общий выход под
управлением сигналов на адресных входах. Номер подключаемого
входа равен числу (адресу), определяемому комбинацией
логических уровней на адресных входах. Параллельные цифровые
данные (D) с помощью мультиплексора преобразуются в

Страницы