Моделирование и исследование электронных устройств в системе Electronics Workbench. Нефедьев А.И - 90 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

Рисунок 8
Схема
сумматора может быть реализована на двух
полусумматорах, соединенных как указано на схеме рисунке 9.
=1
&
=1
&
1
C
i
a
i
B
i
C
i
+1
S
i
Рисунок 9
В зависимости от характера ввода-вывода кодов и
организации переносов многоразрядные сумматоры бывают
последовательного и параллельного принципа действия.
В последовательном сумматоре сложение кодов
осуществляется, поразрядно начиная с младшего разряда с помощью
комбинационного сумматора на три входа. Образующийся в данном
разряде перенос Рj+1 задерживается на время tэд и поступает на
вход Pj сумматора в момент поступления следующего разряда
слагаемых. Таким образом, последовательно разряд за разрядом
производиться сложение кодов чисел. Схема последовательного
сумматора приведена на
рисунке 10.
Сумматор
С
4
S
3
a
3
B
3
Сумматор
С
3
S
2
a
2
B
2
Сумматор
С
2
S
1
a
1
B
1
Сумматор
С
1
С
0
S
0
a
0
B
0
Рисунок 10
Достоинством последовательного сумматора является
простота аппаратурной реализации, а недостатком – достаточно
большое время суммирования.
В
параллельном сумматоре достигается более высокое
быстродействие. Суммируемые коды поступают на входы
сумматора одновременно по всем разрядам. Для этого в каждом 
                             Рисунок 8
     Схема сумматора может быть реализована на двух
полусумматорах, соединенных как указано на схеме рисунке 9.
            Ci
                                    =1                Si


                ai
                           =1             &


                                                     1        Ci+1
                Bi          &


                              Рисунок 9
      В зависимости от характера ввода-вывода кодов и
организации переносов многоразрядные сумматоры бывают
последовательного и параллельного принципа действия.
      В    последовательном     сумматоре     сложение     кодов
осуществляется, поразрядно начиная с младшего разряда с помощью
комбинационного сумматора на три входа. Образующийся в данном
разряде перенос Рj+1 задерживается на время tэд и поступает на
вход Pj сумматора в момент поступления следующего разряда
слагаемых. Таким образом, последовательно разряд за разрядом
производиться сложение кодов чисел. Схема последовательного
сумматора приведена на рисунке 10.
       B3    a3        B2    a2        B1    a1         B0    a0


 С4                  С3              С2                  С1               С0
      Сумматор            Сумматор        Сумматор             Сумматор

           S3                   S2            S1                     S0

                            Рисунок 10
     Достоинством    последовательного  сумматора   является
простота аппаратурной реализации, а недостатком – достаточно
большое время суммирования.
     В параллельном сумматоре достигается более высокое
быстродействие. Суммируемые коды поступают на входы
сумматора одновременно по всем разрядам. Для этого в каждом

Страницы