Моделирование и исследование электронных устройств в системе Electronics Workbench. Нефедьев А.И - 91 стр.

разряде используется комбинационный сумматор на три входа, на
выходах которого образуются значения суммы Sj данного разряда и
переноса Pj+1 в старший разряд. В процессе распространения
сигнала переноса устанавливается окончательное значение суммы в
каждом разряде. Очевидно, что в течение этого времени на входах
сумматора присутствуют сигналы Xi, Yi, соответствующие
суммируемым кодам. Максимальное по времени суммирование
получается в том случае, когда перенос, возникший в первом
разряде, распространяется по всем разрядом (например, при
сложении кодов 11..11 и 00..01). В параллельном сумматоре обычно
применяются     различные       способы     ускорения   переноса
(параллельный перенос, групповой и т. п.)

                         Контрольные вопросы
     1.     Каким образом осуществляется перевод числа из одной
позиционной системы счисления в другую?
     2.     Каким образом осуществляются арифметические
операции в двоичной системе счисления?
     3.     На каких логических элементах строятся схемы
шифраторов?
     4.     По какому принципу и на каких логических элементах
строятся линейные дешифраторы?
     5.     Как построить полусумматор на логических элементах?
     6.     Как построить схему полного одноразрядного
сумматора на базе схем полусумматоров?
     7.     Как    осуществляется    сложение      и    вычитание
многоразрядных чисел в сумматоре?
     8.     Какие условные графические обозначения применяются
для     ГИС     шифраторов,     дешифраторов,     мультиплексоров,
демультиплексоров, полусумматоров и сумматоров?