Автоматизированное проектирование. Норенков И.П. - 75 стр.

UptoLike

Составители: 

%!#*%!#&F*:,$* $I*:+*
F*)&* !)!@&'! +($*,#)KH (*L*)&M
5@!"! 3
ющая система уравнений, полученная для логической схемы триггера (рис. 3.14):
B = not (R and C); Q = not (B and P); P = not (A and Q);
A = not (S and C).
K+'*,"#**.$ /#-$4' отражают не только логические функции, но и временные задержки в рас-
пространении сигналов. Асинхронная модель логического элемента имеет вид
y(t+t
зд
) = f(X(t)), (3.43)
где t
зд
задержка сигнала в элементе; f — логическая функция. Запись (3.43) означает, что выходной
сигнал y принимает значение логической функции, соответствующее значениям аргументов X(t), в
момент времени t+t
зд
. Следовательно, асинхронные модели можно использовать для анализа динами-
ческих процессов в логических схемах.
Термины синхронная и асинхронная модели можно объяснить ориентированностью этих моде-
лей на синхронные и асинхронные схемы соответственно. В синхронных схемах передача сигналов
между цифровыми блоками происходит только при подаче на специальные синхровходы тактовых
(синхронизирующих) импульсов. Частота тактовых импульсов выбирается такой, чтобы к моменту
прихода синхроимпульса переходные процессы от предыдущих передач сигналов фактиче ски закон-
чились. Следовательно, в синхронных схемах расчет задержек не актуален, быстродействие устройст-
ва определяется заданием тактовой частоты.
Синхронные модели можно использовать не только для выявления принципиальных ошибок в
схемной реализации заданных функций. С их помощью можно обнаруживать мест а в схемах, опас-
ные, с точки зрения, возникновения в них искажающих помех. Ситуации, связанные с потенциальной
опасностью возникновения помех и сбоев, называют "'+%)/' +2#9.
Различают статический и динамический риски сбоя.
Статический риск сбоя иллюстрирует ситуация рис. 3.15,
если на два входа элемента И могут приходить перепады
сигналов в противоположных направлениях, как это пока-
зано на рис. 3.15,2. Если вместо идеального случая, когда
оба перепада приходят в момент времени Т, перепады
вследствие разброс а задержек придут неодновременно,
причем так, как показано на рис. 3.15,б, то на выходе эле-
мента появляется импульс помехи, который может иска-
зить работу всего устройства. Для устранения таких рис-
ков сбоя нужно уметь их выявлять. С этой целью приме-
няют трехзначное синхронное моделирование.
При этом тремя возможными зна-
чениями сигналов являются 0, 1 и ,
причем значение интерпретируется
как неопределенность. Правила выпол-
нения логических операций И, ИЛИ,
НЕ в трехзначном алфавите очевидны
из рассмотрения табл. 3.6. В ней вторая
строка отведена для значений одного
аргумента, а первый столбецдля
значений второго аргумента, значения
функций представлены ниже второй строки и правее первого столбца.
При анализе рисков сбоя на каждом такте вместо однократного решения уравнений модели про-
изводят двукратное решение, поэтому можно говорить об исходных, промежуточных (после первого
решения) и итоговых (после второго решения) значениях переменных. Для входных сигналов допус-
тимы только такие последовательности исходных, промежуточных и итоговых значений: 0-0-0, 1-1-1,
0--1, 1--0. Для других переменных появление последовательности 0--0 или 1--1 означает нео-
пределенность во время переходного процесса, т.е. возможность статического риска сбоя.
&.+.)$(*),$". !"#$%!#&'&($"!))$* +($*,#&($"!)&*
75
%+,. 3.)5. Статический риск сбоя:
: - схема; B - диаграмма сигна лов
Операция
И ИЛИ НЕ
0 1 0 1 0 1
0 0 0 0
0 11 0
0 ⊗⊗ 1
-
1
0 1
1 1 1 -
M:BD+=: 3.6.
 5@!"! 3                              %!#*%!#&F*:,$*     $I*:+*F*)&* !)!@&'! +($*,#)KH (*L*)&M

ющая система уравнений, полученная для логической схемы триггера (рис. 3.14):
        B = not (R and C); Q = not (B and P); P = not (A and Q);
        A = not (S and C).
     K+'*,"#**.$ /#-$4' отражают не только логические функции, но и временные задержки в рас-
пространении сигналов. Асинхронная модель логического элемента имеет вид
        y(t+tзд) = f(X(t)),                                                        (3.43)
где tзд — задержка сигнала в элементе; f — логическая функция. Запись (3.43) означает, что выходной
сигнал y принимает значение логической функции, соответствующее значениям аргументов X(t), в
момент времени t+tзд. Следовательно, асинхронные модели можно использовать для анализа динами-
ческих процессов в логических схемах.
       Термины синхронная и асинхронная модели можно объяснить ориентированностью этих моде-
лей на синхронные и асинхронные схемы соответственно. В синхронных схемах передача сигналов
между цифровыми блоками происходит только при подаче на специальные синхровходы тактовых
(синхронизирующих) импульсов. Частота тактовых импульсов выбирается такой, чтобы к моменту
прихода синхроимпульса переходные процессы от предыдущих передач сигналов фактически закон-
чились. Следовательно, в синхронных схемах расчет задержек не актуален, быстродействие устройст-
ва определяется заданием тактовой частоты.
       Синхронные модели можно использовать не только для выявления принципиальных ошибок в
схемной реализации заданных функций. С их помощью можно обнаруживать места в схемах, опас-
ные, с точки зрения, возникновения в них искажающих помех. Ситуации, связанные с потенциальной
опасностью возникновения помех и сбоев, называют "'+%)/' +2#9.
       Различают статический и динамический риски сбоя.
Статический риск сбоя иллюстрирует ситуация рис. 3.15,
если на два входа элемента И могут приходить перепады
сигналов в противоположных направлениях, как это пока-
зано на рис. 3.15,2. Если вместо идеального случая, когда
оба перепада приходят в момент времени Т, перепады
вследствие разброса задержек придут неодновременно,
причем так, как показано на рис. 3.15,б, то на выходе эле-      %+,. 3.)5. Статический риск сбоя:
мента появляется импульс помехи, который может иска-            : - схема; B - диаграмма сигналов
зить работу всего устройства. Для устранения таких рис-
ков сбоя нужно уметь их выявлять. С этой целью приме-
няют трехзначное синхронное моделирование.                                                    M:BD+=: 3.6.
       При этом тремя возможными зна-
                                                                        Операция
чениями сигналов являются 0, 1 и ⊗,
причем значение ⊗ интерпретируется                          И              ИЛИ                 НЕ
как неопределенность. Правила выпол-
                                                         0 ⊗ 1           0 ⊗ 1               0 ⊗ 1
нения логических операций И, ИЛИ,
НЕ в трехзначном алфавите очевидны             0          0 0 0          0 ⊗ 1               1 ⊗ 0
из рассмотрения табл. 3.6. В ней вторая
строка отведена для значений одного            ⊗         0 ⊗ ⊗           ⊗ ⊗ 1                  -
аргумента, а первый столбец — для              1         0 ⊗ 1            1 1 1                 -
значений второго аргумента, значения
функций представлены ниже второй строки и правее первого столбца.
       При анализе рисков сбоя на каждом такте вместо однократного решения уравнений модели про-
изводят двукратное решение, поэтому можно говорить об исходных, промежуточных (после первого
решения) и итоговых (после второго решения) значениях переменных. Для входных сигналов допус-
тимы только такие последовательности исходных, промежуточных и итоговых значений: 0-0-0, 1-1-1,
0-⊗-1, 1-⊗-0. Для других переменных появление последовательности 0-⊗-0 или 1-⊗-1 означает нео-
пределенность во время переходного процесса, т.е. возможность статического риска сбоя.

 &.+.)$(*),$" . !"#$%!#&'&($"!))$*           +($*,#&($"!)&*                                         75