ВУЗ:
Составители:
5.1 Выборка и декодирование команд
В процессоре Pentium Pro для этого используется 7-ми ступенча-
тый конвейер (рис. 5.2).
В ступень IFU0 из кэш-памяти L1 команд загружаются целые
32-х байтовые строки. Регистр Next IP содержит адрес следующей ко-
манды. При этом выбирается либо следующая команда, либо команда
по целевому адресу перехода.
В ступени IFU1 анализируется поток команд и определяется на-
чало каждой команды. Архитектура IA-32 относится к типу CISC ,
поэтому команды имеют разную длину. В этой ступени может анали-
зироваться до 30 команд.
В ступени IFU2 команды выравниваются для облегчения деко-
дирования. В процессе декодирования команда превращается в после-
довательность микрокоманд. В ступени ID0 имеются три внутрен-
них декодера. Два их них D0 и D1 предназначены для простых ко-
манд, а третий декодер D2– для любых команд.
Очередь микрокоманд выстраивается в ступени ID1 . Здесь же
происходит первичное статическое прогнозирование переходов. Для
уточнения прогноза затем используется динамическое прогнозирова-
ние по схеме Смита с 4 битами предыстории.
Ступень RAT (Register Alias Table) – распределитель регистров,
производит переименование логических регистров для исключения
конфликтов по данным. Регистры, использованные в команде, могут
быть заменены любыми из 40 временных регистров, организованных
в буфере переупорядочивания ROB (ReOrder Buffer). Здесь же соби-
раются операнды для команд. Микрокоманда становится доступной
для выполнения в функциональных блоках, когда готовы все ее опе-
ранды.
87
Страницы
- « первая
- ‹ предыдущая
- …
- 83
- 84
- 85
- 86
- 87
- …
- следующая ›
- последняя »
