Организация компьютерных систем. Орлов С.П - 86 стр.

UptoLike

ВУЗ: 

СамГТУ | Самара

Составители: 

Рубрика: 

Блок выборки строк кэш-памяти
Декодер длины команды
Блок выравнивания команд
Блок формирования очереди
микрокоманд
Распределение регистров
Буфер переупорядочивания команд
Устройство статического
прогнозирования переходов
Устройство динамического
прогнозирования переходов
Next IP
(Instruction Pointer)
Задатчик
последовательности
микроопераций
D0
D1
D2
ID1
RAT
ROB
Register Alias Table
Reorder Buffer
Из кэш-памяти команд L1
Р и с. 5.2. Конвейер выборки и декодирования
5.2 Диспетчеризация и выполнение команд
Очереди команд часто рассредоточиваются по самостоятельным
буферам в станции - резервуаре. Каждый буфер связан со своим
функциональным блоком. На рис. 5.3 показана структура такого нако-
пителя для процессора Pentium Pro. Блок диспетчеризации хранит
список свободных функциональных блоков, который называется та-
бло. В каждом цикле блок диспетчеризации извлекает команды из
своей очереди, считывает из памяти или из регистров операнды этих
88

Страницы