Составители:
• Отсутствие = отсутствие конфигурирования (динамического управления)
Таблица 2.6. Сравнение NL3 с перспективными процессорными
архитектурами
NL3 Суперскалярная
архитектура
VLIW
архитектура
Исполнительные блоки (DPU)
Количество
Много
Много
Много
Время
работы
Однотипных
Разное
Одинаковое
Одинаковое
Разнотипных
Разное
Разное
Одинаковое
Регистровые банки
Нет
Нет
Есть
Программирование
Общая инструкция
Да
Нет
Да
Планирование
Статическое
Динамическое
Статическое
Плотность кода
Низкая
Высокая
Низкая
Перекрытие инструкций
Да
Нет
Нет
Реализация процессора NL3
В табл. 2.6 показано, как NL3 позиционируется по отношению к наиболее
близким процессорным архитектурам.
Приведем основные параметры существующей реализации процессора:
• Разрядность
• Шина данных 32 бита
• Конфигурационная шина 72 бита
• Шина управления 3 бита
• Частота
• FSR = 1 МГц
• Fдиспетчер = 200 МГц
• Аппаратная база
• ПЛИС XC3S400A
• Состав DPU
• Цифровой обработки
o Вычислитель поворота координат
o Коррелятор
116
Страницы
- « первая
- ‹ предыдущая
- …
- 115
- 116
- 117
- 118
- 119
- …
- следующая ›
- последняя »
