Составители:
o КИХ/БИХ-фильтр
• Общего назначения
o Сумматор
o Табличная выборка
o Умножитель
o Память
o Мультиплексор
• Специализированные
o Приемопередатчики ВУ
o Осциллограф
o Отладчик
Так как часть свойств NL3 выходит за рамки суперскалярной и VLIW
архитектур, поясним эти моменты:
• У DPU различных типов отличается время работы. Вместе с тем время
работы однотипных DPU тоже может отличаться. В суперскалярных и VLIW
архитектурах активация исполнительного блока – это инструкция. NL3
поддерживает более низкоуровневое программирование. Для активации
DPU требуется несколько команд: загрузка, выгрузка и начало вычислений.
Можно варьировать количество тактов между этими командами и благодаря
этому время работы даже однотипных DPU может отличаться.
• Длинные инструкции передаются по конфигурационной шине. К каждому
DPU подключается только часть линий шины. Одни и те же линии могут
быть подключены к нескольким DPU, что соответствует наложению команд
для разных DPU в рамках одной инструкции. Если в VLIW архитектуре
каждый фрагмент длинной инструкции предназначен для отдельного
исполнительного блока, то у NL3 эти фрагменты могут пересекаться.
• DPU поддерживают конвейеризацию. Вычисления начинаются по
специальной команде, так что в DPU можно загружать входные данные до
выгрузки результатов предыдущих вычислений. Загрузка входных данных
требует определенного времени, но она не портит значения, посчитанные
ранее.
2.3.2 Модели и параметры DPU
Модель DPU позволяет получить метрики функциональных блоков DPU,
по которым компилятор составляет систему неравенств. Система неравенств
строится в несколько этапов, начиная с «общих», присущих всем DPU.
Выделяются DPU с активацией по загрузке входных портов и по началу цикла,
что отражается в системе неравенств.
117
Страницы
- « первая
- ‹ предыдущая
- …
- 116
- 117
- 118
- 119
- 120
- …
- следующая ›
- последняя »
