Высокоуровневое проектирование встраиваемых систем. Платунов А.Е - 131 стр.

UptoLike

ВУЗ: 

Университет ИТМО | Санкт-Петербург

Составители: 

Рубрика: 

Таблица 2.12. Математическая модель вычислительного процесса NL3
Общие неравенства
Ограничение для входных
цепей
iNCYCLEin
iin
in
in
XCHGin
in
XCHG
in
CMDin
+−∆−≤
+∆−∆≥
][
][
Определение порядка
загрузки входных цепей
1][]1[ +≥+ inin
inin
Ограничение для входных
цепей
1][
][
−≤
∆≥
CYCLEin
in
out
out
CMDout
Неравенства по типу активации
Активация по загрузке
входных портов (работа в
цикле)
out
XCHG
in
XCHG
EXECEXEC
in
inout
iT
N
ni
n
∆+
∆+
+
∆+
−≥
]
[]
1[
]
[
Активация по загрузке
входных портов (работа
между циклами)
1][]
1[][ −∆
+∆++
∆+−≤
out
XCHG
in
XCHGOLDEXEC
inin
out
iTNnin
Активация по началу цикла
]
[][
][][
iTin
iTi
n
EXECEXECout
EXECSTABLEin
+∆≥
∆+≥
Парные неравенства
Следование входных цепей
1][]1[][ ++∆+−≥ iT
Nnin
STABLEEXEC
first
in
first
in
last
in
Следование выходных цепей
2.3.4.3 Пример топологии DPU
На рис. 2.33 приведена топология, выполняющая функцию табличного
генератора сигналов.
Рис. 2.33. Топология табличного генератора сигналов
130

Страницы