Составители:
программных компонент реального времени. На критических участках
используется n-версионное программирование.
2.1.4.2 Центральный вычислитель КТС ТРАКТ-ЛП
Ведущий процессорный модуль – МАСТЕР, представляет собой
высокопроизводительное вычислительное ядро, обладающее высокой
безопасностью и надежностью функционирования. МАСТЕР координирует
работу модулей ввода и вывода, осуществляет связь с оборудованием ЦП
посредством коммуникационной системы, проверяет корректность
поступающей информации, обеспечивает прохождение ответственных команд.
МАСТЕР также выполняет функции конфигуратора системы, диагностирование
на уровне модулей ЛС, инструментальные функции.
МАСТЕР имеет многопроцессорную несимметричную структуру,
включающую двоированный процессор Intel 386 EX (процессор для
встроенных применений статического типа с интегрированной периферией и
средствами контроля и диагностики), оперативную память с контролем и
исправлением ошибок на микросхемах FLASH и SRAM, FLEX-логику контроля
и диагностики, сервисный процессор C167CR / AM186CC, коммуникационные
контроллеры штатного и инструментального режимов, традиционные средства
поддержки реального масштаба времени, локальную инженерную консоль.
Контроль и обработка сбоев, неисправностей, программных коллизий и их
частичное исправление обеспечиваются на четырех уровнях архитектуры
МАСТЕРА:
• использование встроенных средств элементной базы;
• схемотехника модуля (двоирование процессора и магистралей ЛС,
применение в качестве схем контроля кодовых векторов на шинах основных
процессоров «самопроверяющихся тестеров N/2» на основе безопасных
комбинационных схем с несимметричными отказами, использование
двоированных схем блокировки выдачи ответственных команд в случае
сбоев в работе ядра системы, сигнатурный анализ критических участков
программы в реальном времени, использование специальных схем
управления памятью, локальное резервное питание памяти, три уровня
контроля питания на плате, схема контроля генератора и др.);
• в случае обнаружения ошибки в работе ядра МАСТЕРА останов основных
процессоров вычислительной системы и многоступенчатая блокировка
выдачи ответственных команд аппаратным микропроцессорным
супервизором с последующей обработкой информации с контрольных схем
сервисным процессором, запуск аппаратно-программных процедур
диагностики ядра модуля;
• специальная технология программирования, использующая алгоритмически
несимметричное дублирование функций и традиционные механизмы
повышения достоверности функционирования.
96
Страницы
- « первая
- ‹ предыдущая
- …
- 95
- 96
- 97
- 98
- 99
- …
- следующая ›
- последняя »
