Программа итогового государственного экзамена по направлению 511600 - "Прикладные математика и физика". - 62 стр.

   22. Распараллеливающие компиляторы и системы автоматического
       распараллеливания программ.
Литература:
   [1]        Foster I. Designing and Building Parallel Programs. На англ. яз. Addison-Wesley. -
   http://www.hensa.ac.uk/parallel/books/addison-wesley/dbpp/index.html
   [2] Snir M., Otto S., Huss-Lederman S., Walker D., Dongarra J., MPI: The complete Reference -
   http://www.netlib.org/utk/papers/mpi-book/mpi-book.html
   [3] Wolfe M. High Performance Compilers for Parallel Computing. Addison-Wesley, 1996.
   [4] High Perfomance Cluster Computing. Под ред. R.Buyya, 2 т., Prentice Hall, 1999.
   [5] В.В.Корнеев. Параллельные вычислительные системы. Изд-во "Нолидж", 1999 г.
   [6] William Gropp W., Ewing Lusk E., Skjellum A. Using MPI: Portable Parallel Programming
   with the Message-Passing Interface. MIT Press, 1999
   [7] Pacheco P. Parallel Programming With MPI.

6. АРХИТЕКТУРА ВЫСОКОПРОИЗВОДИТЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ
СИСТЕМ
   1. Программа для ЭВМ. Последовательности команд (threads), базисные
      программные блоки, циклы, процедуры. Система команд RISC, основные типы
      команд (арифметические целочисленные и с плавающей запятой, обращения к
      памяти, условного перехода) и их процентные соотношения при выполнении
      программ.
   2. Общая структурная схема ЭВМ. Иерархия памяти. Конвейеризация, как способ
      повышения производительности ЭВМ. Конвейер выполнения команд в процессоре
      с пропускной способностью 1 команда в такт. Типы конфликтов (управления,
      информационной зависимости, отсутствия команды в КЭШ), приводящие к
      блокировке конвейера. Схема разрешения конфликтов информационной
      зависимости.
   3. Регистровый файл, схемы его реализации. Конфликты за единственный порт
      записи регистрового файла в процессоре с пропускной способностью 1 команда в
      такт.
   4. Назначение и принцип работы КЭШ ЗУ, разновидности КЭШ ЗУ (ассоциативное,
      множественно-ассоциативное, с прямым отображением), алгоритмы замещения
      строк. Структурная схема множественно-ассоциативного КЭШ ЗУ.
   5. Оперативное запоминающее устройство (ОЗУ). Микросхемы ЗУПВ. Расслоение
      ОЗУ на банки для согласования пропускных скоростей процессора и ЗУПВ.
      Схемы простого и сложного расслоения. Реализация контроллера для схемы
      сложного расслоения. Способы повышения пропускной способности расслоенной
      памяти.
   6. Векторная обработка, как способ повышения производительности процессора.
      Специальные векторные команды: слияние под управлением маски, подсчет
      совокупностей, выборка элементов вектора из ОЗУ с фиксированным и
      произвольным шагом (gather/scatter). Примеры программ (умножение матриц,
      вычисление абсолютных значений элементов вектора и упорядочивания
      элементов вектора по их величине). Структурная схема векторного процессора на
      примере Cray X-MP.
   7. Способы реализации многопортовой оперативной памяти в суперЭВМ.
      Структурная схема многопортового ОЗУ в Cray X-MP. Конфликты занятого банка,
      за секцию и одновременный. Использование многоступенчатого матричного
      коммутатора в качестве сети связи портов процессора с банками памяти.
   8. Векторные регистры. Жесткое и гибкое зацепление векторных операций. Развитие
      векторных суперЭВМ на примере машин фирмы Cray. Степень векторизации
      программы. Зависимость времени выполнения программы от ее степени
      векторизации и значений производительности суперЭВМ на скалярных и
      векторных операциях. Законы Амдала и Густавсона.
   9. Способы повышения пропускной способности конвейера выполнения команд,
      применяемые в современных микропроцессорах: суперскалярный режим и
      динамическая оптимизация выдачи команд, предсказание условных переходов.
      Структурная схема современного микропроцессора и особенности ее работы.