Организация ввода-вывода. Часть 2. Драйверы для WINDOWS NT. Рощин А.В. - 51 стр.

     Базовый механизм страничного управления памятью использует
двухуровневую табличную трансляцию линейного адреса в физический и
страницы, размером 4 Кбайт. Элементы таблиц иерархии страничного
преобразования содержат не только базовый физический следующей по
иерархии таблицы или самой страницы, но и целый набор атрибутов, одни
из которых определяют способы защиты на уровне страниц, а другие
используются   в   реализации   дисциплин   обслуживания   страничного
механизма преобразования.
     Механизм страничного преобразования при обращении к памяти
может порождать исключение #PF. Оно возникает при обращении к
отсутствующей (не представленной) странице или при нарушении прав
доступа, определяемых уровнем привилегий и битами U и W. Для
идентификации причины отказа в стек помещается 16-битный код ошибки.
     Для предотвращения замедления, связанного с обращением к двум
таблицам в оперативной памяти при каждом обращении к памяти в
процессоре имеется буфер ассоциативной трансляции TLB (Translation
Lookaside Buffer) для хранения активно используемых строк таблиц
страниц.
     В процессорах i386 и i486 этот буфер представляет собой
ассоциативный кэш на 32 строки таблиц трансляции. Такой размер кэша
позволяет хранить информацию для трансляции 128 Кбайт памяти. Для
большинства мультизадачных применений это дает 98% кэш-попаданий. В
2% случаев требуются дополнительные обращения к таблицам.
     В процессорах, начиная с Pentium, кроме стандартных страниц в 4
Кбайта, могут использоваться страницы размером 4 Мбайта. Увеличение
размера страницы связано с общим увеличением физического объема
используемой оперативной памяти, и с увеличением накладных расходов
на обслуживание маленьких страниц. Для включения расширения размера



                                   51