Организация ввода-вывода. Часть 2. Драйверы для WINDOWS NT. Рощин А.В. - 53 стр.

UptoLike

Составители: 

53
физический адрес. Каждый 4-килобайтный каталог страниц и
таблица страниц может содержать до 512 записей.
В иерархию трансляции линейного адреса добавлена новая
таблица, называемая таблицей указателей на таблицы каталогов, и
расположенная в первых 4 Гбайтах памяти. Эта таблица содержит
4 64-разрядных строки, и она находится в иерархии выше таблиц
каталогов. В режиме PAE
процессор поддерживает до 4 таблиц
каталогов страниц.
В управляющем регистре CR3 вместо 20-разрядного поля
базового адреса таблицы каталогов страниц используется 27-
разрядное поле базового адреса таблицы указателя на таблицы
каталогов страниц (см. рисунок 1.14). В этом случае регистр CR3
называется PDPTR (Page Directory Pointer Table Register). Это поле
представляет старшие 27 разрядов физического адреса первого
байта таблицы указателей каталогов
страниц, который выровнен
по 32-байтной границе (младшие 5 двоичных разрядов равны
нулю).
Трансляция линейного адреса изменена таким образом, чтобы
позволить разместить 32-битные линейные адреса в большем
физическом адресном пространстве.
  физический адрес. Каждый 4-килобайтный каталог страниц и
  таблица страниц может содержать до 512 записей.
− В иерархию трансляции линейного адреса добавлена новая
  таблица, называемая таблицей указателей на таблицы каталогов, и
  расположенная в первых 4 Гбайтах памяти. Эта таблица содержит
  4 64-разрядных строки, и она находится в иерархии выше таблиц
  каталогов. В режиме PAE процессор поддерживает до 4 таблиц
  каталогов страниц.
− В управляющем регистре CR3 вместо 20-разрядного поля
  базового адреса таблицы каталогов страниц используется 27-
  разрядное поле базового адреса таблицы указателя на таблицы
  каталогов страниц (см. рисунок 1.14). В этом случае регистр CR3
  называется PDPTR (Page Directory Pointer Table Register). Это поле
  представляет старшие 27 разрядов физического адреса первого
  байта таблицы указателей каталогов страниц, который выровнен
  по 32-байтной границе (младшие 5 двоичных разрядов равны
  нулю).
− Трансляция линейного адреса изменена таким образом, чтобы
  позволить разместить 32-битные линейные адреса в большем
  физическом адресном пространстве.




                             53