ВУЗ:
Составители:
20
HDL/Generate/Single Level - генерация VHDL-файла только текущего
уровня описания проекта;
HDL/Generate/Hierarchy - генерация VHDL-описаний проекта с учетом
иерархии блоков;
HDL/Generate/Hierarchy Through Components - полная генерация VHDL-
описаний проекта с учетом иерархии блоков и содержимого компонентов.
При успешном выполнении генерации, т.е. при отсутствии грамматиче-
ских и синтаксических ошибок, правильном с точки зрения стандарта VHDL
описании всех модулей проекта, в окне Log Window появится сообщение:
«Generation completed successfully». В противном случае будут выведены сооб-
щения об ошибках. Причем можно быстро перейти к структурному элементу
или строке VHDL-описания, содержащим ошибки, выделив конкретное сооб-
щение об ошибке и щелкнув левой кнопкой «мыши» на одной из кнопок
.
3. КОМПИЛЯЦИЯ VHDL-ОПИСАНИЙ В ПОДСИСТЕМЕ RENOIR
После успешного завершения генерации VHDL-файлов необходимо уст-
ранить все ошибки, связанные не с нарушением грамматики или синтаксиса, а с
некорректным с точки зрения технического задания описанием выполняемых
устройством функций. С этой целью выполняют функционально-логическое
моделирование проекта, для выполнения которого необходимо провести ком-
пиляцию VHDL-описаний, в результате которой будут автоматически выявле-
ны некоторые ошибки и после их устранения созданы файлы в специальном
формате для подсистемы ModelSim.
Компиляция VHDL-описаний осуществляется с помощью следующих
команд:
HDL/Compile/Single Level - компиляция VHDL-файла только текущего
уровня описания проекта;
HDL/Compile/Hierarchy - компиляция VHDL-описаний проекта с учетом
иерархии блоков;
HDL/Compile/Hierarchy Through Components - полная компиляция
VHDL-описаний проекта с учетом иерархии блоков и содержимого компонен-
тов.
При успешном выполнении компиляции в окне Log Window появится
сообщение: «Data preparation step completed, check transcript...». В противном
случае будут выведены сообщения об ошибках.
После компиляции VHDL-описаний можно осуществить функциональ-
но-логическое моделирование проекта в подсистеме ModelSim, нажав кнопку
на верхней панели.
