Архитектуры процессоров. Ульянов М.В. - 35 стр.

UptoLike

ВУЗ: 

МИРЭА | Москва

Составители: 

Рубрика: 

- 35 -
6. ПРОЦЕССОР ПЕРЕСЫЛОК
6.1 Иерархия памяти в классической архитектуре
Классические принципы построения процессора предусматривают нали-
чие развитой иерархии памяти, в которой внутренние регистры АЛУ не адре-
суются программой, быстрая память процессора представлена регистрами об-
щего назначения с собственной адресацией, а выборка команд и данных проис-
ходит из оперативной памяти, имеющей сквозную адресацию
. Схематично эта
иерархия представлена на рис 6.1. В неймановских машинах пересылки данных
между процессором и памятью выполняются довольно часто и поочередно, а
так как ширина канала пересылки мала, то здесь образуется так называемое
«узкое место фон-неймановской архитектуры».
Фон - Неймановская иерархия памяти
Рис 6.1
С другой стороны иерархия памяти приводит к тому
, что в машинной ко-
манде применяется много разных способов адресации, при этом разные уровни
иерархии рассматриваются логически как разные устройства.
6.2 Организация памяти в процессоре пересылок
Основной идеей разработчиков процессора пересылок был отказ от клас-
сической иерархии памяти в пользу логического объединения адресного про-
странства. Эта идея получила название сквозной адресации
. При этом разная
память может представлять собой физически различные устройства, но с точки
зрения устройства управления процессором - это единое адресное пространст-
во, имеющее единый способ адресации в машинной команде и каждый элемент
такой сквозной памяти является программно доступным.
Таким образом, с точки зрения машинной команды можно единым обра-
зом адресовать
и обращаться, как к специальным регистрам управления про-
адресуемые
программно
АЛУ
регистры
Регистры общего
назначения
Оперативная память
не адресуемые
программно 
                                   - 35 -

               6. ПРОЦЕССОР ПЕРЕСЫЛОК
6.1   Иерархия памяти в классической архитектуре
      Классические принципы построения процессора предусматривают нали-
чие развитой иерархии памяти, в которой внутренние регистры АЛУ не адре-
суются программой, быстрая память процессора представлена регистрами об-
щего назначения с собственной адресацией, а выборка команд и данных проис-
ходит из оперативной памяти, имеющей сквозную адресацию. Схематично эта
иерархия представлена на рис 6.1. В неймановских машинах пересылки данных
между процессором и памятью выполняются довольно часто и поочередно, а
так как ширина канала пересылки мала, то здесь образуется так называемое
«узкое место фон-неймановской архитектуры».
                   Фон - Неймановская иерархия памяти

                      АЛУ                     Регистры общего
                    регистры                     назначения
          не адресуемые                             адресуемые
          программно                                программно
                               Оперативная память


                                  Рис 6.1
      С другой стороны иерархия памяти приводит к тому, что в машинной ко-
манде применяется много разных способов адресации, при этом разные уровни
иерархии рассматриваются логически как разные устройства.
6.2   Организация памяти в процессоре пересылок
      Основной идеей разработчиков процессора пересылок был отказ от клас-
сической иерархии памяти в пользу логического объединения адресного про-
странства. Эта идея получила название сквозной адресации. При этом разная
память может представлять собой физически различные устройства, но с точки
зрения устройства управления процессором - это единое адресное пространст-
во, имеющее единый способ адресации в машинной команде и каждый элемент
такой сквозной памяти является программно доступным.
      Таким образом, с точки зрения машинной команды можно единым обра-
зом адресовать и обращаться, как к специальным регистрам управления про-

Страницы