Архитектуры процессоров. Ульянов М.В. - 37 стр.

UptoLike

ВУЗ: 

МИРЭА | Москва

Составители: 

Рубрика: 

- 37 -
а именно в тех, которые назначались для регистров этой схемы. Вариант такой
фиксации схемы АЛУ приведен на рис 6.3.
Таким образом область сквозного адресного пространства, соответст-
вующая входным/выходным регистрам схем АЛУ оказывалась жестко разделе-
на и закреплена за соответствующими схемами, и следовательно за машинными
командами.
6.3.2 Механизм запуска машинной команды
Механизм
запуска машинной команды предусматривал пересылку опе-
рандов в соответствующие входные регистры исполнительной схемы, что в
принятой системе сквозной адресации реализовывалось пересылкой содержи-
мого из одного слова памяти в другое. Именно этот механизм и дал название
данной архитектуре - «процессор пересылок». Поскольку каждая машинная ко-
манда оказывалась жестко закрепленной за фиксированными адресами сквоз
-
ной памяти, то запуск той, или иной операции был связан только с адресами
расположения соответствующих входных регистров - процессор пересылок не
имеет поля кода машинной команды, и следовательно устройство управления
процессором выполняет только одну команду - команду пересылки слова. Ме-
ханизм запуска машинной команды проиллюстрирован на рис 6.4
Запуск машинной команды в процессоре
пересылок
Рис 6.4
Для синхронизации процесса выполнения машинных команд внутри схем
АЛУ предусматривались биты готовности операндов, которые устанавливались
в «1» после пересылки операнда команды. Наличие всех необходимых операн-
дов запускало по схеме «И» выполнение команды, после чего результат поме-
щался схемой в выходной регистр, а биты готовности операндов сбрасывались
1
1
«И»
Схема
АЛУ
Биты готовности
операндов
Пересылка по адресу 32, (ОР1 + ”1”)
Пересылка по адресу 36, (ОР2 + ”1”)
Сложение операндов, размещение
результата по адресу 40 и сброс
битов готовности
                                   - 37 -

а именно в тех, которые назначались для регистров этой схемы. Вариант такой
фиксации схемы АЛУ приведен на рис 6.3.
     Таким образом область сквозного адресного пространства, соответст-
вующая входным/выходным регистрам схем АЛУ оказывалась жестко разделе-
на и закреплена за соответствующими схемами, и следовательно за машинными
командами.
     6.3.2 Механизм запуска машинной команды
     Механизм запуска машинной команды предусматривал пересылку опе-
рандов в соответствующие входные регистры исполнительной схемы, что в
принятой системе сквозной адресации реализовывалось пересылкой содержи-
мого из одного слова памяти в другое. Именно этот механизм и дал название
данной архитектуре - «процессор пересылок». Поскольку каждая машинная ко-
манда оказывалась жестко закрепленной за фиксированными адресами сквоз-
ной памяти, то запуск той, или иной операции был связан только с адресами
расположения соответствующих входных регистров - процессор пересылок не
имеет поля кода машинной команды, и следовательно устройство управления
процессором выполняет только одну команду - команду пересылки слова. Ме-
ханизм запуска машинной команды проиллюстрирован на рис 6.4
             Запуск машинной команды в процессоре пересылок
                                  Рис 6.4

                                                          Схема
                                                 1        АЛУ
   Пересылка по адресу 32, (ОР1 + ”1”)
                                                          «И»
   Пересылка по адресу 36, (ОР2 + ”1”)           1
   Сложение операндов, размещение
   результата по адресу 40 и сброс
   битов готовности                              Биты готовности
                                                 операндов

     Для синхронизации процесса выполнения машинных команд внутри схем
АЛУ предусматривались биты готовности операндов, которые устанавливались
в «1» после пересылки операнда команды. Наличие всех необходимых операн-
дов запускало по схеме «И» выполнение команды, после чего результат поме-
щался схемой в выходной регистр, а биты готовности операндов сбрасывались

Страницы