Архитектуры процессоров. Ульянов М.В. - 4 стр.

UptoLike

Составители: 

6.4 Пример программы в процессоре пересылок .......................................................... 38
6.5 Реализация перехода по адресу и сравнения ........................................................... 38
6.6 Замечания по реализации процессора пересылок ................................................... 39
7. АРХИТЕКТУРЫ ПРОЦЕССОРОВ....................................................................................... 40
И ФОРМАТЫ ДАННЫХ........................................................................................................... 40
7.1. Процессоры с универсальным набором команд...................................................... 40
7.2 RISC процессоры ..................................................................................................... 40
7.3 Теговые машины......................................................................................................... 41
7.4 Гарвардская архитектура ........................................................................................... 43
8. ПОДХОДЫ К ОРГАНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОГО
ПРОЦЕССА И ПОТОКОВЫЕ МАШИНЫ................................................... 44
8.1 Процедурное программирование. ............................................................................. 44
8.2 Функциональное программирование........................................................................ 45
8.3 Потоковое программирование................................................................................... 45
9. АРХИТЕКТУРЫ ПАМЯТИ................................................................................................... 49
9.1 Классификация архитектур памяти .......................................................................... 49
9.2 Память с чередование адресов .................................................................................. 50
9.3 Кэш память.................................................................................................................. 51
9.4. Ассоциативная память (безадресная память) .......................................................... 52
10. АРХИТЕКТУРНЫЕ РЕШЕНИЯ ......................................................................................... 54
ВВОДА/ВЫВОДА ДАННЫХ ................................................................................................... 54
10.1 Проблемы организации и управления вводом/выводом......................................... 54
10.2 Основные архитектурные решения........................................................................... 54
10.3 Канальный ввод/вывод............................................................................................... 55
10.4 Архитектура с общей шиной..................................................................................... 56
10.5 Архитектура ввода/вывода с общей памятью.......................................................... 57
11. ПАРАЛЛЕЛЬНАЯ ОБРАБОТКА........................................................................................ 58
11.1 Мультипрограммирование (многозадачность)........................................................ 58
11.1.1 Однопроцессорная обработка..................................................................................... 58
11.1.2 Многопроцессорная обработка ............................................................................ 60
11.2 Параллелизм независимых ветвей ............................................................................ 61
11.3 Параллелизм объектов ............................................................................................... 62
12. МАТРИЧНЫЕ СИСТЕМЫ.................................................................................................. 63
12.1 Однородные системы - параллелизм этапов задач.................................................. 63
12.2 Матрицы волнового фронта данных - параллелизм команд .................................. 65
12.3 Классические матричные системы - параллелизм объектов .................................. 66
ЛИТЕРАТУРА ............................................................................................................................ 67
   6.4    Пример программы в процессоре пересылок .......................................................... 38
   6.5    Реализация перехода по адресу и сравнения ........................................................... 38
   6.6    Замечания по реализации процессора пересылок ................................................... 39
7. АРХИТЕКТУРЫ ПРОЦЕССОРОВ....................................................................................... 40
И ФОРМАТЫ ДАННЫХ ........................................................................................................... 40
   7.1.   Процессоры с универсальным набором команд ...................................................... 40
   7.2    RISC – процессоры ..................................................................................................... 40
   7.3    Теговые машины......................................................................................................... 41
   7.4    Гарвардская архитектура ........................................................................................... 43
8. ПОДХОДЫ К ОРГАНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОГО
П Р О Ц Е С С А И П О Т О К О В Ы Е М А Ш И Н Ы ................................................... 44
   8.1    Процедурное программирование. ............................................................................. 44
   8.2    Функциональное программирование........................................................................ 45
   8.3    Потоковое программирование................................................................................... 45
9. АРХИТЕКТУРЫ ПАМЯТИ................................................................................................... 49
   9.1    Классификация архитектур памяти .......................................................................... 49
   9.2    Память с чередование адресов .................................................................................. 50
   9.3    Кэш память .................................................................................................................. 51
   9.4.   Ассоциативная память (безадресная память) .......................................................... 52
10. АРХИТЕКТУРНЫЕ РЕШЕНИЯ ......................................................................................... 54
ВВОДА/ВЫВОДА ДАННЫХ ................................................................................................... 54
   10.1 Проблемы организации и управления вводом/выводом......................................... 54
   10.2 Основные архитектурные решения........................................................................... 54
   10.3 Канальный ввод/вывод............................................................................................... 55
   10.4 Архитектура с общей шиной ..................................................................................... 56
   10.5 Архитектура ввода/вывода с общей памятью.......................................................... 57
11. ПАРАЛЛЕЛЬНАЯ ОБРАБОТКА........................................................................................ 58
   11.1 Мультипрограммирование (многозадачность) ........................................................ 58
   11.1.1 Однопроцессорная обработка..................................................................................... 58
   11.1.2    Многопроцессорная обработка ............................................................................ 60
   11.2 Параллелизм независимых ветвей ............................................................................ 61
   11.3 Параллелизм объектов ............................................................................................... 62
12. МАТРИЧНЫЕ СИСТЕМЫ.................................................................................................. 63
   12.1 Однородные системы - параллелизм этапов задач.................................................. 63
   12.2 Матрицы волнового фронта данных - параллелизм команд .................................. 65
   12.3 Классические матричные системы - параллелизм объектов .................................. 66
ЛИТЕРАТУРА ............................................................................................................................ 67