Основы арифметики цифровых процессоров. Вашкевич Н.П - 25 стр.

UptoLike

24
Рассмотрим примеры представления смешанных операндов в этом
коде для шестнадцатиразрядного процессора (по 8 бит под целую и
дробную части числа):
L
1
=51,15
(8)
=101001,001101
(2)
.
[
M
]
1
=
0
0
1
0
1
0
0
1
0
0
1
1
0
1
0
0
L
2
= – 51,15
(8)
= – 101001,001101
(2)
.
[M]
2
=
1
0
1
0
1
0
0
1
0
0
1
1
0
1
0
0
Достоинство прямого кода состоит в том, что в нем более про-
сто реализуются алгоритмы выполнения «длинных» операцийум-
ножения и деления.
Недостатками прямого кода являются:
1) двойное представление нуля:
0
0
0
0
0
0
0
0
= +0
1
0
0
0
0
0
0
0
=
0
,
которое должно быть учтено либо аппаратными, либо программны-
ми средствами;
2) представление операнда в виде двух частей (знака и модуля)
приводит к достаточно сложным алгоритмам операций сложе-
ния/вычитания в цифровом процессоре.
3.2. Представление операндов в дополнительном коде
Дополнительный код положительного числа совпадает с самим
числом, представленным в заданном формате, а знаковый разряд ко-
дируется 0.
Дополнительный код отрицательного числа получается:
1) для целых чиселдополнением до модуля, по которому рабо-
тает процессор (отсюда и название кода);
2) для дробных чиселдополнением до 1 (так как модуль, по ко-
торому работает процессор, равен 1);
3) для смешанных чиселкомбинацией 1) и 2).
Знак кодируется 1.
   Рассмотрим примеры представления смешанных операндов в этом
коде для шестнадцатиразрядного процессора (по 8 бит под целую и
дробную части числа):
   L1=51,15(8)=101001,001101(2).
    [M]1= 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0
   L2= – 51,15(8)= – 101001,001101(2).
    [M]2= 1 0 1 0 1 0 0 1 0 0 1 1 0 1 0 0

   Достоинство прямого кода состоит в том, что в нем более про-
сто реализуются алгоритмы выполнения «длинных» операций – ум-
ножения и деления.
   Недостатками прямого кода являются:
   1) двойное представление нуля:
       0 0 0 0 0 0 0 0 = +0

       1 0 0 0 0 0 0 0 = –0,
которое должно быть учтено либо аппаратными, либо программны-
ми средствами;
   2) представление операнда в виде двух частей (знака и модуля)
приводит к достаточно сложным алгоритмам операций сложе-
ния/вычитания в цифровом процессоре.
 3.2. Представление операндов в дополнительном коде
   Дополнительный код положительного числа совпадает с самим
числом, представленным в заданном формате, а знаковый разряд ко-
дируется 0.
   Дополнительный код отрицательного числа получается:
   1) для целых чисел – дополнением до модуля, по которому рабо-
тает процессор (отсюда и название кода);
   2) для дробных чисел – дополнением до 1 (так как модуль, по ко-
торому работает процессор, равен 1);
   3) для смешанных чисел – комбинацией 1) и 2).
   Знак кодируется 1.


                               24