ВУЗ:
Составители:
8
3.4. РЕГИСТР СОСТОЯНИЯ STATUS
Регистр состояния STATUS (см табл. 1) содержит флаги
результатов выполнения операций АЛУ, состояния сторожевого
таймера и биты выбора банка памяти данных.
Таблица 1
Регистр состояния STATUS (адреса 03h, 83h, 103h, 183h)
№ бита
7 6 5 4 3 2 1 0
Имя бита
IRP RP1 RP0 -TO -PD Z DC C
Состояние
после сброса
0 0 0 1 1 x x x
Доступ
ность.
R/W R/W R/W R R R/W R/W R/W
Обозначения: R – читаемый разряд, W – записываемый разряд, х – неопределенное значение
Назначение битов регистра состояния приведено ниже.
Бит 7: IRP – выбор банка (используется для косвенной адресации)
1=Банк 2,3 (100h - 1FFh)
0= Банк 0,1 (00h - FFh)
Биты 6-5: RP1:RP0 – выбор банка (используется для прямой
адресации)
11- Банк 3 (180h - 1FFh)
10- Банк 2 (100h - 17Fh)
01- Банк 1 (80h - FFh)
00- Банк 0 (00h - 7Fh)
Бит 4: -TO – выход сторожевого таймера (WDT)
1=после включения питания или команды CLRWDT, SLEEP
0=после срабатывания WDT
Бит 3: -PD – флаг включения питания.
1=после включения питания (POR) или команды CLRWDT (см
п.3.11)
0=после выполнения команды SLEEP
Бит 2: Z – признак нуля
1=если результат арифметической или логической операции = ”0”
0= если результат арифметической или логической операции не
”0”
Бит 1: DC – дополнительный перенос/заем после команд ADDWF,
ADDLW, SUBLW, SUBWF (для заема - инверсия)
1= если перенос из 4-го младшего разряда результата
0= если нет переноса из 4-го младшего разряда результата
Бит 1: С – перенос/заем после команд ADDWF, ADDLW, SUBLW,
SUBWF
1=если есть перенос из старшего разряда результата
0=если нет переноса из старшего разряда результата
Страницы
- « первая
- ‹ предыдущая
- …
- 6
- 7
- 8
- 9
- 10
- …
- следующая ›
- последняя »