ВУЗ:
Составители:
9
Примечание: Заем имеет обратное значение. Вычитание
выполняется сложением, при этом вычитаемое представляется в
дополнительном коде. Команды сдвигов (RRF, RLF) выполняются через
перенос.
Регистр STATUS может быть адресован любой командой как
любой другой регистр. Если он – адресат команды, которая
модифицирует флаги Z, C, DC, то запись в эти биты не производится.
Они устанавливаются в соответствии с результатом операции. Кроме
того, биты TO и PD не изменяются. Следовательно, результат операции
с регистром STATUS может быть отличным от ожидаемого.
3.5. РЕГИСТР OPTION_REG
Регистр OPTION_REG доступен для чтения и для записи. Он
содержит биты: конфигурации предделителя (PSC) для TMR0/WDT,
внешнего прерывания INT и состояния выходов порта В. Описание
битов регистра OPTION_REG показано в таблице 2.
Таблица 2
Регистр OPTION_REG (адреса 81h, 181h)
№ бита
7 6 5 4 3 2 1 0
Имя бита
RBPU INTEDG
T0CS T0SE PSA PS2 PS1 PS0
Состояние
после сбро
са
1 1 1 1 1 1 1 1
Доступ
ность.
R/W R/W R/W R/W R/W R/W R/W R/W
Обозначения: R – читаемый разряд, W – записываемый разряд
.
Назначение битов регистра OPTION_REG приведено ниже.
Бит 7: RBPU: включение подтягивающих резисторов на порте В
0 = подтягивающий резистор включен
1 = подтягивающий резистор выключен
Примечание: Если используется низкий уровень напряжения при
программировании по входу PGM и выводы PORTB подтянуты к
высокому уровню, то 3-ий бит в регистре TRISB необходимо сбросить,
чтобы вход RB3 не был подтянут к высокому уровню. Это необходимо
для правильного программирования устройства.
Бит 6: INTEDG: выбор активного фронта сигнала прерывания на
входе RB0/INT
0 = прерывание по заднему фронту.
1 = прерывания по переднему фронту.
Бит 5: TOCS: выбор источника тактового сигнала для TIMER0.
1 = тактовый сигнал с входа RA4/T0CKI.
0 = внутренний источник тактового сигнала (CLKOUT).
Страницы
- « первая
- ‹ предыдущая
- …
- 7
- 8
- 9
- 10
- 11
- …
- следующая ›
- последняя »