Проектирование специализированных вычислителей цифровой обработки сигналов. Зиатдинов С.И - 40 стр.

UptoLike

40
потенциалу стробов OEL и OEM. Запись данных в регистры произведе-
ния происходит по положительному стробу на входах CLKL и CLKM.
При нулевом потенциа ле на входах CLKL и CLKM осуществляется ре-
жим хранения информации.
Управление работой БИС осуще ствляется 7-разрядной микрокоман-
дой и тактируется четырьмя синхросериями.
5.3. Параллельный 4-входовый сумматор КР1802ИМ1
Микросхема предназначена для быстрого выполнения арифметичес-
кого сложения или вычитания четырех 4-разрядных чисел, представ-
ленных в дополнительном коде, и обладает секционной организацией,
что позволяет наращивать разрядность обрабатываемых чисел по четы-
ре бита за счет объединения нескольких БИС. Структура сумматора по-
казана на рис. 5.4.
Рис. 5.4
В состав БИС вх одят: четыре мультиплек сора вх одных данных (MUX);
четыре регистра операндов (RGA, RGB, RGC, RGD); 4-входовой 4-раз-
рядный сумматор (SM); 5-разрядный регистр результата (RGS); декодер
нуля (DZ); вых одной 4-разрядный буфер данных. Описание выво дов БИС
приведено в табл. 5.2.
DA(3–0)
DB(3–0)
DC(3–0)
DD(3–0)
OPA
EDA
OPB
EDB
OPC
EDC
OPD
EDD
MVX
RGA
RGB
RGD
RGC
MVX
MVX
MVX
CI (A B C D)
CLKS STB S
OE
RGS
DZ
C0 (A B C D)
N
Z
PG
CLK
STB
CLK
STB
CLK
STB
CLK
STB
DS(3–0)
44
44
4
4
4
4
4
4
4
4
V