ВУЗ:
Составители:
41
Рис. 24. Мультиплексирование 16 выводов процессора сигналом MODE C
Второй вариант организации памяти при MODE C = 1 ориентирован на
многопроцессорную систему (рис. 25). Хост-интерфейс позволяет без допол-
нительных микросхем взаимодействовать с хост-процессором системы, в каче-
стве которого может использоваться как процессор семейства ADSP-21xx, так
и другой микропроцессор, например, Motorola 68000 или Intel 8051.
Хост-интерфейс выполнен в виде 16-разрядного параллельного порта
IDMA с прямым доступом к оперативной памяти программ сигнального про-
цессора. Кроме сигналов параллельной шины адреса/данных IAD 15:0 внутрен-
ний порт прямого доступа к памяти IDMA содержит 5 управляющих сигналов
IWR
,
IRD
, IAL,
IS
,
IACK
(табл. 4). Обмен информацией происходит с муль-
типлексированием во времени сигналов IAD 15:0. При активном уровне управ-
ляющего сигнала IAL вначале по шине передается 14-разрядный адрес ячейки
памяти. Затем по мультиплексируемой шине IAD 15:0 выполняется цикл записи
или чтения данных, синхронизируемый сигналом
IWR
или
IRD
соответст-
венно. Как и в случае байтовой памяти BDMA, порт IDMA позволяет вести об-
мен данными в фоновом режиме во время выполнения сигнальным процессо-
ром основной программы.
A 13 : 1
16
Порт IDMA
Программный
счетчик
IAD 15
:
0
Мультиплексор
13
3
D2
:
0
Регистр
данных
16
A 13 : 1, D2 : 0/ IAD 15: 0
MODE C
ADSP-2189M
ADSP-2189M
IAD 15: 0
Порт IDMA
16
A 13 : 1 A 13 : 1, D2 : 0/ IAD 15: 0
Программный Мультиплексор
счетчик 13 16
Регистр D2 : 0
данных
3
MODE C
Рис. 24. Мультиплексирование 16 выводов процессора сигналом MODE C
Второй вариант организации памяти при MODE C = 1 ориентирован на
многопроцессорную систему (рис. 25). Хост-интерфейс позволяет без допол-
нительных микросхем взаимодействовать с хост-процессором системы, в каче-
стве которого может использоваться как процессор семейства ADSP-21xx, так
и другой микропроцессор, например, Motorola 68000 или Intel 8051.
Хост-интерфейс выполнен в виде 16-разрядного параллельного порта
IDMA с прямым доступом к оперативной памяти программ сигнального про-
цессора. Кроме сигналов параллельной шины адреса/данных IAD 15:0 внутрен-
ний порт прямого доступа к памяти IDMA содержит 5 управляющих сигналов
IWR , IRD , IAL, IS , IACK (табл. 4). Обмен информацией происходит с муль-
типлексированием во времени сигналов IAD 15:0. При активном уровне управ-
ляющего сигнала IAL вначале по шине передается 14-разрядный адрес ячейки
памяти. Затем по мультиплексируемой шине IAD 15:0 выполняется цикл записи
или чтения данных, синхронизируемый сигналом IWR или IRD соответст-
венно. Как и в случае байтовой памяти BDMA, порт IDMA позволяет вести об-
мен данными в фоновом режиме во время выполнения сигнальным процессо-
ром основной программы.
41
Страницы
- « первая
- ‹ предыдущая
- …
- 39
- 40
- 41
- 42
- 43
- …
- следующая ›
- последняя »
