Сигнальные процессоры. Аксенов В.П. - 43 стр.

UptoLike

ВУЗ: 

ДВФУ | Владивосток

Составители: 

Рубрика: 

43
Таблица 4. Назначение выводов процессора в хост-режиме (при MODE C = 1)
Сигнал Количество
выводов
Направление
Функция
AD15:0
IWR
IRD
IS
IACK
IAL
A0
D23
:8
16
1
1
1
1
1
1
16
Вход/выход
Вход
Вход
Вход
Выход
Вход
Выход
Вход/выход
Шина адреса/данных порта IDMA
Разрешение записи в порт IDMA
Разрешение чтения из порта IDMA
Выбор порта IDMA
Подтверждение порта IDMA
Синхронизация адреса на шине IAD15:0
Адрес внешнего устройства, оверлея, порта BDMA
Данные внешнего устройства, оверлея, порта BDMA
В хост-режиме разрешен доступ ко всей внутренней памяти ADSP-2189M
за исключением 32 регистров управления, расположенных во внутренней памя-
ти данных. Внешняя оверлейная память управляется только одним адресным
сигналом А0 и выполнение программ из этой области невозможно из-за того,
что в этом режиме шина данных ограничена шестнадцатью разрядами D23:8.
Начальная загрузка программы, выполняемой процессором, зависит от
уровней сигналов на четырех входах управления MODE A, MODE B, MODE C,
MODE D во время сброса системы (табл. 5). После окончания импульса сброса
на входе RESET начинается начальная загрузка памяти процессора в соответст-
вии с выбранным режимом работы при условии, что она предусмотрена соче-
танием указанных четырех сигналов управления. По окончании предваритель-
ной записи начинает выполняться программа с команды, расположенной по ну-
левому адресу 0х0000.
Входы управления MODE позволяют пользователю выбрать полный ре-
жим или хост-режим памяти системы с помощью сигнала MODE C, начальную
загрузку - из микросхемы ППЗУ байтовой памяти или из подключенного к
порту IDMA процессора (MODE A), мультиплексирование сигналов на шине
управления и флагов (MODE D). При D = 0 выводы MODE/PF используются 
Таблица 4. Назначение выводов процессора в хост-режиме (при MODE C = 1)
 Сигнал    Количество   Направление                       Функция
            выводов
AD15:0        16        Вход/выход Шина адреса/данных порта IDMA
IWR           1            Вход       Разрешение записи в порт IDMA
IRD           1            Вход       Разрешение чтения из порта IDMA
IS            1            Вход       Выбор порта IDMA
IACK          1           Выход       Подтверждение порта IDMA
IAL           1            Вход       Синхронизация адреса на шине IAD15:0
A0            1           Выход       Адрес внешнего устройства, оверлея, порта BDMA
D23:8         16        Вход/выход Данные внешнего устройства, оверлея, порта BDMA


        В хост-режиме разрешен доступ ко всей внутренней памяти ADSP-2189M
за исключением 32 регистров управления, расположенных во внутренней памя-
ти данных. Внешняя оверлейная память управляется только одним адресным
сигналом А0 и выполнение программ из этой области невозможно из-за того,
что в этом режиме шина данных ограничена шестнадцатью разрядами D23:8.
        Начальная загрузка программы, выполняемой процессором, зависит от
уровней сигналов на четырех входах управления MODE A, MODE B, MODE C,
MODE D во время сброса системы (табл. 5). После окончания импульса сброса
на входе RESET начинается начальная загрузка памяти процессора в соответст-
вии с выбранным режимом работы при условии, что она предусмотрена соче-
танием указанных четырех сигналов управления. По окончании предваритель-
ной записи начинает выполняться программа с команды, расположенной по ну-
левому адресу 0х0000.
        Входы управления MODE позволяют пользователю выбрать полный ре-
жим или хост-режим памяти системы с помощью сигнала MODE C, начальную
загрузку - из микросхемы ППЗУ байтовой памяти или из подключенного к
порту IDMA процессора (MODE A), мультиплексирование сигналов на шине
управления и флагов (MODE D). При D = 0 выводы MODE/PF используются



                                            43

Страницы