Сигнальные процессоры. Аксенов В.П. - 58 стр.

UptoLike

ВУЗ: 

ДВФУ | Владивосток

Составители: 

Рубрика: 

58
Таблица 7. Установка внутренней частоты DMCLK
MCD2
(бит 6)
MCD1
(бит 5)
MCD0
(бит 4)
Коэффициент
деления MCLK
0 0 0 1 : 1
0 0 1 1 : 2
0 1 0 1 : 3
0 1 1 1 : 4
1 0 0 1 : 5
1 0 1 1 : 1
1 1 0 1 : 1
1 1 1 1 : 1
Таблица 8. Программная установка частоты сигнала SCLK
SCD1
( бит 3)
SCD0
( бит 2)
Коэффициент
деления DMCLK
0 0 1 : 8
0 1 1 : 4
1 0 1 : 2
1 1 1 : 1
Таблица 9. Программирование частоты дискретизации F
S
DIR1
( бит 1)
DIR0
( бит 0)
Коэффициент
деления DMCLK
0 0 1 : 2048
0 1 1 : 1024
1 0 1 : 512
1 1 1 : 256
Для передачи двух слов длиной 32 бита в каждом направлении с битовой
частотой F
SCLK
= 2,048 МГц, принятой по умолчанию, необходимо время
15,625 мкс. Это время намного меньше периода дискретизации T
S
= 125 мкс. 
           Таблица 7. Установка внутренней частоты DMCLK
               MCD2              MCD1                   MCD0        Коэффициент
               (бит 6)           (бит 5)            (бит 4)        деления MCLK

                 0                 0                     0                  1:1
                 0                 0                     1                  1:2
                 0                 1                     0                  1:3
                  0                 1                    1                  1:4
                  1                 0                    0                  1:5
                 1                 0                     1                  1:1
                 1                 1                     0                  1:1
                 1                 1                     1                  1:1


              Таблица 8. Программная установка частоты сигнала SCLK
                      SCD1               SCD0                  Коэффициент
                      ( бит 3)          ( бит 2)             деления DMCLK
                         0                 0                      1:8
                         0                 1                      1:4
                         1                 0                      1:2
                         1                 1                      1:1



              Таблица 9. Программирование частоты дискретизации FS

                       DIR1              DIR0                  Коэффициент
                     ( бит 1)           ( бит 0)             деления DMCLK
                         0                 0                     1 : 2048
                         0                 1                     1 : 1024
                         1                 0                     1 : 512
                         1                 1                     1 : 256


     Для передачи двух слов длиной 32 бита в каждом направлении с битовой
частотой    FSCLK = 2,048 МГц, принятой по умолчанию, необходимо время
15,625 мкс. Это время намного меньше периода дискретизации TS = 125 мкс.



                                                   58

Страницы