Сигнальные процессоры. Аксенов В.П. - 59 стр.

     Частоты кодека, рассмотренные в примере, соответствуют такому состоя-
нию регистра управления В, при котором во всех его разрядах записаны нули.
Обнуление всех управляющих регистров кодека происходит автоматически при
поступлении сигнала низкого уровня на вход сброса RESET. Значения, отлич-
ные от принятых по умолчанию, записываются в программе пользователя при
начальной инициализации. Для этого процессору необходимо передать в кодек
от 8 до 16 управляющих 16-разрядных слов в зависимости от выбираемого ре-
жима кодека.
     Частота битовой синхронизации и коэффициенты деления выбираются из
условия: (количество слов) × (размер слова) × FS < FSCLK . Для схемы подклю-
чения кодека, приведенной на рис. 34, необходимо выполнение неравенства
2 × 16 × FS < FSCLK . Если при инициализации кодека в программе записать в
регистр   управления.    В    управляющее      слово    в   двоичном     коде
1000000100001111, то в младших 7 разрядах будут записана следующая ин-
формация DIR0 = 1 (бит 0), DIR1 = 1 (бит 1), SCD0 = 1 ( бит 2), SCD1 = 1 ( бит
3), MCD0 = 0 (бит 4), MCD1 = 0 (бит 5), MCD2 = 0 (бит 6). Пользуясь таблица-
ми 6, 7, 8 определяем коэффициенты деления и частоту сигналов. FDMCLK =
16,384 МГц, FSCLK = 16,384 МГц, FS = 16,384/256 = 64 кГц.


     4.3. Последовательный интерфейс процессора


     Рассмотрим пример подключения кодека к порту SPORT0. Во время
приема и передачи информации последовательным кодом процессор может вы-
полнять программу, не связанную с работой порта по приему и передаче каж-
дого бита. В рассмотренном режиме работы на рис. 34 предполагается, что
процессор должен не пропустить только те моменты времени, когда в регистр
передатчика ТХ порта SPORT нужно записать передаваемое 32-разрядное сло-
во и прочитать из регистра приемника RX принятое 32-разрядное слово. Пре-
образование параллельного кода в последовательный при передаче и последо-


                                      59