Основы схемотехники цифровых устройств. Конспект лекций. Брякин Л.А. - 75 стр.

UptoLike

ВУЗ: 

ПГУ | Пенза

Составители: 

Рубрика: 

S
R
C
Q
Q
D1,D2 D3,D4
1
1
11
а)
S
C
R
T
б)
Рис. 3.17. – Схема синхронного RS-триггера на элементах ИЛИ-НЕ (а) и его
условное обозначение (б)
11
1
1
1
0
00
C
S
R
Q
запрещённое
состояние
запись 1запись 0
0
0
1
непредсказуемо
Рис. 3.18. - Временные диаграммы работы триггера на ИЛИ-НЕ
Для обоих рассмотренных триггеров время задержки срабатывания в ответ на
фронт входного синхросигнала равно времени задержки трёх логических элемен-
тов. (Таблица и матрица переходов для триггера на ИЛИ-НЕ легко строится чи-
тателями самостоятельно, предполагая, что сигнал синхронизации активен).
3.3.3. Синхронный одноступенчатый D-
триггер.
По сигналу синхронизации на своём прямом выходе D-триггер повторяет со-
стояние сигнала на входе D (Delay). Триггер может быть построен с использовани-
ем синхронного RS-триггера по схеме, предложенной на рисунке 3.19. На этом же
рисунке показано и условное обозначение простейшего D-триггера с потенциаль-
ным управлением. 
            D1,D2                     D3,D4
  R
              1                           1                  Q


  C
              1                           1                  Q

 S                                                               S   T
                                                                 C
                                                                 R

               а)                                                    б)
      Рис. 3.17. – Схема синхронного RS-триггера на элементах ИЛИ-НЕ (а) и его
      условное обозначение (б)

                          C           1       0   1          1
                                 0            1          0
                           S
                                      0                  1
                           R
                     непредсказуемо

                          Q                   0          1
                      запрещённое     запись 0        запись 1
                        состояние

      Рис. 3.18. - Временные диаграммы работы триггера на ИЛИ-НЕ
      Для обоих рассмотренных триггеров время задержки срабатывания в ответ на
фронт входного синхросигнала равно времени задержки трёх логических элемен-
тов. (Таблица и матрица переходов для триггера на ИЛИ-НЕ легко строится чи-
тателями самостоятельно, предполагая, что сигнал синхронизации активен).
      3.3.3. Синхронный одноступенчатый D-триггер.
      По сигналу синхронизации на своём прямом выходе D-триггер повторяет со-
стояние сигнала на входе D (Delay). Триггер может быть построен с использовани-
ем синхронного RS-триггера по схеме, предложенной на рисунке 3.19. На этом же
рисунке показано и условное обозначение простейшего D-триггера с потенциаль-
ным управлением.

Страницы