Электронная и микропроцессорная техника. Чернышев А.Ю - 114 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

114
Линии
выборки
микросхемы
(0-15)
Линии
выборки
микросхемы
(16-31)
Шина
данных
Рис. 9.2
М
и
к
р
о
п
р
о
ц
е
с
с
о
р
О
З
У
(
1
6
х
4
)
0
О
З
У
(
1
6
х
4
)
1
Д
е
ш
и
ф
р
а
т
о
р
а
д
р
е
с
а
Б
у
ф
е
р
с
т
р
е
м
я
с
о
с
т
о
я
-
н
и
я
м
и
Б
у
ф
е
р
с
т
р
е
м
я
с
о
с
т
о
я
-
н
и
я
м
и
Адресная шина
9.2. Дещифрация адреса в ЭВМ
Рассмотрим 4-разрядную микропроцессорную систему, представ-
ленную на рис. 9.2. В этой системе используются только 8 проводников
в адресной шине и 4 проводника в шине данных. ОЗУ представляет со-
бой ИС емкостью 64 бита. Эти ОЗУ аналогичны микросхеме К155РУ2,
рассмотренной в разделе 6.1.
Дешифратор адреса, показанный на рис. 9.2 определяет, какое
именно ОЗУ нужно использовать и
посылает разрешающий сигнал по
линии выборки микросхемы. В каждый момент времени разрешающий
сигнал подается только в одну такую линию. Блок дешифрации адреса
состоит из обычных комбинационных логических элементов. ОЗУ 0 вы-
бирается при адресации ячеек 0-15, ОЗУ 1 – при адресации ячеек 16-31.
Буферы с тремя состояниями, показанные на рис. 9.2, отсоединяют
выходы соответствующего ОЗУ от информационной
шины, когда это
ОЗУ не участвует в пересылке данных. В каждый момент времени толь-
ко одному ОЗУ разрешается пересылать данные по общей информаци-
онной шине. Соответственно этому линии выборки микросхемы ис-
пользуются также для переключения указанных буферов. Когда буферы
выключены, принято говорить, что выходы буферов находятся в состо-

Страницы