Электронная и микропроцессорная техника. Чернышев А.Ю - 115 стр.

UptoLike

ВУЗ: 

ТПУ | Томск

Составители: 

Рубрика: 

115
Линия выбора
микросхемы
(адреса 16-31)
Линия выбора
микросхемы
(адреса 0-15)
Дешифратор адреса
1
A
7
A
6
A
5
A
4
A
3
A
2
A
1
A
0
М
П
1
1
M E
A D A
A D D
A D C
A D B
О
З
У
(
1
6
х
4
)
0
M E
A D A
A D D
A D C
A D B
О
З
У
(
1
6
х
4
)
1
Рис. 9.3
янии высокого импенданса, при этом они надежно отсоединены от че-
тырех линий данных, подключенных к их входам.
Логические схемы, используемые в простом дешифраторе адреса,
показаны на рис. 9.3. В этом примере только тогда, когда на все четыре
адресные линии от
7
A до
4
A поступают сигналы логического 0, на вы-
ходе нижнего 4-входового логического элемента ИЛИ действует НИЗ-
КИЙ уровень.
Если на четыре указанные линии адреса в дешифраторе (рис. 9.3)
подана двоичная
комбинация 0001
(
0
7
A
,
0
6
A
,
0
5
A , 1
4
A ), то
переключается верх-
ний логический эле-
мент ИЛИ. Двоичная
комбинация 0001 вы-
зывает появление
НИЗКОГО уровня на
выходе этого логиче-
ского элемента в де-
шифраторе адреса,
т.е. приводит к выда-
че активного уровня
сигнала в нижнюю
линию выборки мик-
росхемы ОЗУ. В ре-
зультате разблокиру-
ется нижнее ОЗУ.
Дешифратор
адреса,
показанный на
рис.9.3, дешифрирует
состояния четырех
самых «старших» ад-
ресных линий, чтобы выдать нужный логический уровень на вход вы-
борки микросхемы каждого ОЗУ. Состояния четырех самых «младших»
адресных линий (от
0
A до
3
A ) дешифрируются внутри самих микро-
схем ОЗУ, в результате выбирается точный адрес 4-разрядного слова.
В микропроцессорной системе, изображенной на рис. 9.2 и рис. 9.3,
используются 8 адресных линий. Это означает, что микропроцессор
может генерировать 256 (2
8
) различных адресов.

Страницы