ВУЗ:
Составители:
100
присоединены к соответствующей линии шины данных ШД D7…D0 микропроцес-
сора. Направление передачи данных определяется сигналом WE, формируемым
схемой управления из системных сигналов MEMR и MEMW. Поскольку микросхе-
ма К565РУ5 для адресации ячейки памяти нуждается в последовательной адресации
столбца и строки матрицы памяти, то в схеме предусмотрен мультиплексор MX, ко-
торый последовательно передает на адресные входы A0…A7 микросхемы либо
младший A0…A7, либо старший байт A8…A15 шины адреса ША. Управляется
мультиплексор сигналами RAS и CAS, формируемыми схемой управления. Эти сиг-
налы одновременно поступают на входы выбора столбца и строки микросхемы па-
мяти RAS и CAS.
Пример страничной организации постоянной памяти на микросхемах ПЗУ ти-
па К573РФ5 показан на рис. 3.24. Микросхема имеет организацию 2 К1 байт и ем-
Рис. 3.23. ОЗУ на микросхемах К565РУ5
Рис. 3.24. ПЗУ на микросхемах К573РФ5
Рис. 3.23. ОЗУ на микросхемах К565РУ5
присоединены к соответствующей линии шины данных ШД D7…D0 микропроцес-
сора. Направление передачи данных определяется сигналом WE, формируемым
схемой управления из системных сигналов MEMR и MEMW. Поскольку микросхе-
ма К565РУ5 для адресации ячейки памяти нуждается в последовательной адресации
столбца и строки матрицы памяти, то в схеме предусмотрен мультиплексор MX, ко-
торый последовательно передает на адресные входы A0…A7 микросхемы либо
младший A0…A7, либо старший байт A8…A15 шины адреса ША. Управляется
мультиплексор сигналами RAS и CAS, формируемыми схемой управления. Эти сиг-
налы одновременно поступают на входы выбора столбца и строки микросхемы па-
мяти RAS и CAS.
Рис. 3.24. ПЗУ на микросхемах К573РФ5
Пример страничной организации постоянной памяти на микросхемах ПЗУ ти-
па К573РФ5 показан на рис. 3.24. Микросхема имеет организацию 2 К1 байт и ем-
100
Страницы
- « первая
- ‹ предыдущая
- …
- 98
- 99
- 100
- 101
- 102
- …
- следующая ›
- последняя »
