Автоматизация управления в производственных системах. Федотов А.В. - 99 стр.

зав её адрес внутри страницы.
                                                       В качестве примера на
                                                 рис. 3.22 показано подключение
                                                 к системным шинам            8-
                                                 разрядного     микропроцессора
                                                 микросхемы        ОЗУ      типа
                                                 К537РУ10.
                                                       Микросхема представляет
                                                 собой оперативную память ста-
                                                 тического типа и имеет 2048 (2
                                                 К) 8-разряд-ных ячеек памяти.
                                                 Емкость памяти составляет 2
                                                 Кбайт.
                                                       Входы-выходы      данных
                                                 D0…D7 соединены с линиями
                                                 шины данных ШД микропро-
                                                 цессора. Для адресации ячеек
    Рис. 3.22. ОЗУ на микросхеме К537РУ10        памяти служат адресные входы
                                                 микросхемы A0…A10. Эти вхо-
ды соединены с соответствующими линиями адресной шины. Используемый для
адресации 11-разрядный двоичный код позволяет адресовать 2048 ячеек памяти.
      Поскольку адресная шина микропроцессора имеет 16 разрядов, то старшие
адреса A11…A15 используются для адресации нескольких микросхем памяти. Для
этого введен дешифратор ДШ старших разрядов адреса. В принципе, используя эти
разряды (5 бит), можно адресовать 32 микросхемы памяти, обеспечив полный объем
памяти 64 Кбайта. В зависимости от кода на линиях адреса A11…A15 на одном из
выходов дешифратора создается сигнал разрешения работы микросхемы CS0, CS1,
CS3 и т.д.
      Сигнал разрешения работы микросхемы поступает на вход выбора микросхе-
мы CS. Активный уровень этого сигнала разрешает работу микросхемы. При пас-
сивном уровне сигнала CS выводы микросхемы переходят в высокоимпедансное со-
стояние, и микросхема отключается от шин микропроцессора.
      Направление передачи информации (запись в ячейку памяти или чтение из
ячейки памяти) определяется сигналами на входах управления OE и WE. Для управ-
ления этими входами использованы сигналы шины управления: MEMR – чтение из
памяти и MEMW – запись в память.
      При создании памяти с определенной разрядностью ячейки памяти могут ис-
пользоваться микросхемы памяти с разной организацией, что приводит к необходи-
мости параллельного использования нескольких микросхем. Пример построения
памяти емкостью 64 Кбайт на микросхемах ОЗУ типа К565РУ5, имеющих организа-
цию 64 К1 бит, показан на рис. 3.23.
      Для получения 8-битной ячейки памяти параллельно работают 8 микросхем
DD1…DD8. Входы записи DI и чтения DO каждой микросхемы объединены и


                                      99