ВУЗ:
Составители:
172
КР1810ВГ88 формирует сигналы управления обменом между локальной маги-
стралью процессора, системной магистралью или магистралью ввода-вывода. Фор-
мируются следующие управляющие сигналы:
INTA – подтверждение прерывания, используется для чтения вектора
прерывания;
MRDC – чтение памяти;
IORC – чтение устройства ввода-вывода;
MWTC – запись в память;
AMWC – опережающая запись в память;
IOWC – запись в устройство ввода-вывода;
AIOWC – опережающая запись в устройство ввода-вывода.
Перечисленные сигналы обеспечивают управление системной магистралью и
магистралью ввода-вывода. Для управления интерфейсом процессора формируются
сигналы:
ALE – строб адреса, используется для загрузки адреса в буферный регистр
адреса;
Рис. 4.30. Центральный процессор на БИС К1810
КР1810ВГ88 формирует сигналы управления обменом между локальной маги-
стралью процессора, системной магистралью или магистралью ввода-вывода. Фор-
мируются следующие управляющие сигналы:
INTA – подтверждение прерывания, используется для чтения вектора
прерывания;
MRDC – чтение памяти;
IORC – чтение устройства ввода-вывода;
MWTC – запись в память;
AMWC – опережающая запись в память;
IOWC – запись в устройство ввода-вывода;
AIOWC – опережающая запись в устройство ввода-вывода.
Рис. 4.30. Центральный процессор на БИС К1810
Перечисленные сигналы обеспечивают управление системной магистралью и
магистралью ввода-вывода. Для управления интерфейсом процессора формируются
сигналы:
ALE – строб адреса, используется для загрузки адреса в буферный регистр
адреса;
172
Страницы
- « первая
- ‹ предыдущая
- …
- 170
- 171
- 172
- 173
- 174
- …
- следующая ›
- последняя »
