Микропроцессорные системы и программное обеспечение в средствах связи. Гребешков А.Ю. - 171 стр.

  Микропроцессорные системы и программное обеспечение в средствах связи
       ∞                         l−h
                            1           1
T =    ∫ Pсист ( t ) dt ≈   λ0
                                 ∑
                                 i=0   h+i
                                           ,                    (3.10)
       0

где
λ0 − интенсивность отказов отдельного компонента (процессора).

       Отметим, что при l–h = 2..3 наработка на отказ управляющего
комплекса будет приближаться к границе физического срока службы. С
другой стороны, постоянное наличие явно избыточных процессоров
(резервирующих компонентов) приводит к увеличению стоимостных по-
казателей системы. В этом случае вариант n+1 является разумным
компромиссом по соотношению «стоимость–эффективность». Приме-
ром резервирования «n+1» является процессоры BAPS–CAP; приме-
ром избыточности с разделением нагрузки являются процессоры IOP,
IOC, DLUC.
       Существует вариант с ненагруженным резервом, который учиты-
вает необходимость затрат времени на включение резерва. В рассмат-
риваемом случае кратность резервирования такой системы m = m0 / n,
где m0 – число резервных компонентов, находящихся в ненагруженном
резерве, n – число компонентов основной системы, которые в случае
выхода из строя заменяются на резервные. Тогда вероятность безот-
казной работы системы с ненагруженным резервом определяется по
формуле:
                      m
                         ( λ t )i
Pсист (t ) = e− λ0t ∑ 0                                          (3.11)
                    i =0    i!
       Среднее время (математическое ожидание) работы до отказа сис-
темы   T для ненагруженного резерва составляет величину :
       m +1
T=                                                               (3.12)
        λ0
                                         171